[发明专利]三维存储器、三维存储器的制备方法以及三维存储器系统

说明书

本申请提供了一种三维存储器、三维存储器的制备方法以及三维存储器系统。制备三维存储器的方法包括：在衬底上交替堆叠电介质层和牺牲层形成堆叠结构；去除所述牺牲层的至少一部分形成间隙，并在所述间隙内填充栅极层；在所述堆叠结构的远离所述衬底的一侧形成预设孔，其中，所述预设孔的至少一部分与所述栅极层接触；在所述预设孔内形成与所述栅极层连接的第一导电层，并在所述预设孔的剩余空间内形成填充层；以及在所述填充层的远离所述衬底的一侧形成与所述第一导电层相连的第四导电层。

技术领域

本申请涉及半导体设计及制造领域，更具体地，涉及一种三维存储器(3D NAND)的结构、制备方法以及三维存储器系统。

背景技术

3D NAND存储器是一种存储单元以三维堆叠的方式构造的闪存器件，在3D NAND存储器结构中，通常包括具有存储功能的叠层结构以及具有相互连通功能的外部电路结构。其中，叠层结构可由栅极层和电介质层交替叠置形成。一般地，需要通过导电结构将字线引出以实现存储单元与外部电路的电连接。

应当理解，该背景技术部分描述的内容仅用于帮助理解本申请公开的技术方案，而并非一定属于本申请的申请日之前的现有技术。

发明内容

本申请一方面提供了一种制备三维存储器的方法。所述方法包括：在衬底上交替堆叠电介质层和牺牲层形成堆叠结构；去除所述牺牲层的至少一部分形成间隙，并在所述间隙内填充栅极层；在所述堆叠结构的远离所述衬底的一侧形成预设孔，其中，所述预设孔的至少一部分与所述栅极层接触；在所述预设孔内形成与所述栅极层连接的第一导电层，并在所述预设孔的剩余空间内形成填充层；以及在所述填充层的远离所述衬底的一侧形成与所述第一导电层相连的第四导电层。

在一个实施方式中，所述栅极层包括多层，所述栅极层中的每一层均与所述电介质层交替堆叠，以及所述预设孔至多与所述栅极层中的一层接触。

在一个实施方式中，在形成所述栅极层后，所述电介质层和所述栅极层交替堆叠形成第一叠层结构，所述电介质层和所述牺牲层未被去除的部分交替堆叠形成第二叠层结构，以及所述第一叠层结构和所述第二叠层结构沿第一方向排布，其中，所述第一方向包括与所述电介质层和所述栅极层堆叠方向垂直的方向。

在一个实施方式中，形成所述预设孔的方法包括：在所述第二叠层结构的远离所述衬底的一侧形成预设孔第一部分；以及在所述预设孔第一部分的靠近所述衬底的一侧形成预设孔第二部分，其中，所述预设孔第二部分与所述栅极层相接。

在一个实施方式中，在形成所述预设孔第二部分之前，还包括：在所述预设孔第一部分的侧壁形成隔离层。

在一个实施方式中，形成所述第四导电层的步骤包括：在所述填充层的远离所述衬底的一侧形成与所述第一导电层连接的第三导电层；以及去除所述第三导电层的不与所述填充层接触的部分，形成所述第四导电层。

在一个实施方式中，在所述预设孔内形成与所述栅极层连接的第一导电层的步骤还包括：在所述第一叠层结构和所述第二叠层结构的远离所述衬底的一侧形成第二导电层。

在一个实施方式中，所述第三导电层的靠近所述衬底的一侧到所述衬底的距离小于所述第二导电层的靠近所述衬底的一侧到所述衬底的距离，其中，所述方法还包括：去除所述第二导电层以暴露所述第一叠层结构和所述第二叠层结构的第一侧，其中，所述第四导电层的远离所述衬底的一侧与所述第一侧共平面。

在一个实施方式中，所述方法还包括：在所述第四导电层的远离所述衬底的一侧形成与所述第四导电层连接的导电部。

在一个实施方式中，所述方法还包括：在所述填充层的内部形成空隙。

在一个实施方式中，形成所述填充层的材料包括绝缘材料。