[发明专利]半导体器件

说明书

一种半导体器件包括：栅极结构，在衬底上包括栅电极；源极/漏极图案，在衬底上设置在栅电极的侧表面上；第一层间绝缘层，在栅极结构上；第一通路插塞，设置在第一层间绝缘层中并连接到源极/漏极图案；蚀刻停止结构层，在第一层间绝缘层上包括依次堆叠的第一至第三蚀刻停止层，使得第二蚀刻停止层在第一蚀刻停止层和第三蚀刻停止层之间；第二层间绝缘层，在蚀刻停止结构层上接触蚀刻停止结构层，使得蚀刻停止结构层在第一层间绝缘层和第二层间绝缘层之间；以及布线线路，设置在第二层间绝缘层中并接触第一通路插塞。

技术领域

本公开涉及半导体器件和制造其的方法。

背景技术

已经提出了多栅晶体管作为用于增加半导体器件的密度的按比例缩放技术之一，在多栅晶体管中，鳍形的或纳米线形的多沟道有源图案(或硅体)形成在衬底上并且栅极形成在多沟道有源图案的表面上。

因为多栅晶体管使用三维(3D)沟道，所以多栅晶体管的按比例缩放可以被容易地实现。此外，可以提高电流控制能力而不增加多栅晶体管的栅长度。此外，可以有效地抑制沟道区的电位受漏极电压影响的短沟道效应(SCE)。

同时，随着半导体器件的节距(尺寸)减小，需要研究减小电容并确保半导体器件中的接触之间的电稳定性。

发明内容

本公开的方面提供了能够提高MBCFET^TM中的器件性能和可靠性的半导体器件。

本公开的方面还提供了制造能够提高元件性能和可靠性的半导体器件的方法。

根据本公开的一实施方式，一种半导体器件包括：栅极结构，在衬底上包括栅电极；源极/漏极图案，在衬底上设置在栅电极的侧表面上；第一层间绝缘层，在栅极结构上；第一通路插塞，设置在第一层间绝缘层中并连接到源极/漏极图案；蚀刻停止结构层，在第一层间绝缘层上包括依次堆叠的第一至第三蚀刻停止层，使得第二蚀刻停止层在第一蚀刻停止层和第三蚀刻停止层之间；第二层间绝缘层，在蚀刻停止结构层上接触蚀刻停止结构层，使得蚀刻停止结构层在第一层间绝缘层和第二层间绝缘层之间；以及布线线路，设置在第二层间绝缘层中并接触第一通路插塞。第一蚀刻停止层接触第一层间绝缘层的顶表面，第三蚀刻停止层是连续形成的层，其包括沿着第一层间绝缘层的顶表面延伸的第一水平部分和从第三蚀刻停止层的第一水平部分在衬底的厚度方向上突出的第一垂直部分。

根据本公开的前述和其他实施方式，一种半导体器件包括：栅极结构，在衬底上包括沿第一方向延伸的栅电极；源极/漏极图案，在衬底上设置在栅电极的侧表面上；第一层间绝缘层，在栅极结构上；第一通路插塞，设置在第一层间绝缘层中并具有单导电层结构，第一通路插塞连接到源极/漏极图案并包括从第一层间绝缘层的顶表面突出的第一突起；第二通路插塞，设置在第一层间绝缘层中，连接到栅电极，并具有导电的多层结构；蚀刻停止结构层，接触第一层间绝缘层的顶表面并包括多个层；第二层间绝缘层，在蚀刻停止结构层上并接触蚀刻停止结构层；以及布线线路，设置在第二层间绝缘层中，并接触第一通路插塞和第一层间绝缘层。第一通路插塞包括第一侧壁和在垂直于第一方向的第二方向上与第一侧壁相反的第二侧壁，第一侧壁延伸到第一通路插塞的第一突起上并在第一通路插塞的第一突起处接触蚀刻停止结构层，第一突起的第二侧壁延伸到第一通路插塞上并在第一通路插塞的第一突起处接触布线线路。