[发明专利]二极管及其制备方法

说明书

本发明提供一种二极管及其制备方法。其中，在衬底和导电层之间设置有隔离层，以避免形成的二极管与集成电路中的其他器件形成寄生效应，进而避免产生电流干扰和闩锁等问题。并且，第二区域、第二导电区域和第三导电区域形成的晶体管与第二导电区域、第三导电区域和第四区域形成的晶体管构成正反馈环路，以增强二极管的电流能力。同时，通过调节晶体管离子掺杂的浓度来提高二极管的反向击穿电压，增强其耐压能力。此外，本发明提供的二极管还设置有电阻层，用于加快晶体管的导通，提高二极管的响应速度。因此，本发明提供的二极管不仅避免了寄生晶体管对集成电路其他模块的影响，提高二极管的响应速度，还提高二极管的耐压值。

技术领域

本发明涉及半导体技术领域，特别涉及一种二极管及其制备方法。

背景技术

二极管作为一种半导体基础器件，广泛应用于各种集成电路中。例如开关电源（Direct current-Direct current converter，DC-DC）中的起续流作用的续流二极管，以及栅极驱动电路中的自举二极管等。在这些电路中，要求二极管正向导通，并且正向流过大电流时正向压降尽可能小；二极管反向截止，即要求其反偏无电流或极小电流，击穿电压值则根据电路需求满足一定电压值。目前肖特基二极管基本可以满足以上要求，但多数集成电路制造工艺中并不能实现肖特基二极管或者高耐压肖特基二极管，且肖特基二极管在高温下具有反向漏电流大的缺陷。因此，肖特基二极管在集成电路中的应用有较大的局限性。

如图1所示的由P阱区（PW）和N深阱区（DeepNW）形成的二极管是一种集成电路中常见的二极管D1。PW通过P+区引出作为阳极，DeepNW通过N+区引出作为阴极。此二极管D1的反向击穿由DeepNW和PW的浓度决定，浓度越高，耐压值越高。但其缺点是PW、DeepNW和P衬底（P-sub）会形成寄生PNP晶体管P1。如图2所示为图1的等效电路图，二极管D1正向导通时，P1也导通，从而会有一部分电流流向P-sub，二极管D1的有效电流减小，同时流向P-sub的电流可能会引起对其他电路模块的干扰，在大电流情况下会引起电路闩锁效应甚至烧毁，因此该二极管D1的使用具有较大的局限性。

对此，图3为一种改进型二极管，图4为其等效电路图。其中，改进型二极管结构类似一个高压NPN晶体管N2，N2的基极和集电极短接作为阳极，发射极作为阴极。R2为集电极内部寄生电阻，P2为到P-sub的寄生PNP晶体管。当二极管D2正向导通时，N2同时导通，由于N2具有电流放大能力，二极管的电流能力得到加强，在R2的压降达到0.7V之前，P2不会导通。因此，通过增大器件的面积，减小器件的电流密度，或减小R2的阻值，使电阻R2上的电压小于0.7V，可以很大程度的抑制P2的导通。但在电流大到一定值的情况下，R2上的压降达到0.7V，P2仍然会导通。另外，此结构的反向耐压由N-和PW的击穿电压以及N-和DeepNW的穿通电压决定，受到各扩散区结深的工艺限制，纵向结构决定了其耐压很难做高，一般只能达到10~30V，并且很多工艺无法实现此结构。

因此，亟需一种新的二极管，以解决上述问题。

发明内容

本发明的目的在于提供一种二极管的制备方法，以解决如何避免寄生晶体管对集成电路其他模块的影响，如何提高二极管的响应速度，以及如何提高二极管的耐压值中的至少一个问题。

为解决上述技术问题，本发明提供一种二极管的制备方法，包括：

提供一衬底，所述衬底表面形成有隔离层；

在所述隔离层上形成导电层以及电阻层，所述导电层包括依次相接的第一导电区域、第二导电区域、第三导电区域和第四导电区域，且所述第一导电区域和所述第三导电区域具有第一导电类型，所述第二导电区域和第四导电区域具有第二导电类型；所述电阻层与所述第一导电区域和所述第三导电区域电连接，或者与所述第二导电区域和所述第四导电区域电连接。

可选的，在所述的二极管的制备方法中，所述在所述隔离层上形成导电层，包括：

在所述隔离层上形成导电材料层；