[发明专利]氮基半导体器件及其制造方法有效

专利信息
申请号: 202180001179.0 申请日: 2021-05-03
公开(公告)号: CN113439340B 公开(公告)日: 2023-05-12
发明(设计)人: 郝荣晖;何清源;陈扶;黄敬源 申请(专利权)人: 英诺赛科(苏州)科技有限公司
主分类号: H01L29/06 分类号: H01L29/06;H01L29/778;H01L21/335
代理公司: 北京博思佳知识产权代理有限公司 11415 代理人: 林祥
地址: 215211 江苏省苏*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体器件 及其 制造 方法
【权利要求书】:

1.一种氮基半导体器件,其特征在于,包括:

第一氮基半导体层;

第二氮基半导体层,设置于所述第一氮基半导体层上,并且其具有的带隙大于所述第一氮基半导体层的带隙;

掺杂的III-V族半导体层,设置于所述第二氮基半导体层上,并且具有从所述掺杂的III-V族半导体层的顶面向下延伸的第一和第二漏电流阻挡部,其中所述掺杂的III-V族半导体层是p型掺杂的氮化镓层,并且所述第一和第二漏电流阻挡部中的每一个包括Ga2O3、GaON、GaMgON或其组合;

栅极电极,设置于所述掺杂的III-V族半导体层上方,其中所述栅极电极在所述第一和第二漏电流阻挡部之间具有一对相对的边缘,并且所述栅极电极的一个边缘与所述第一漏电流阻挡部重合,其中从其垂直横截面观之,所述第一和第二漏电流阻挡部具有弯曲轮廓,且所述第一和第二漏电流阻挡部具有的轮廓相对于所述栅极电极不对称地隔开;

第一源极/漏极(S/D)电极,其设置于所述第二氮基半导体层之上,其中所述第一漏电流阻挡部位于所述第一S/D电极和所述栅极电极之间;以及

第二S/D电极,设置于所述第二氮基半导体层上方,其中所述第二漏电流阻挡部位于所述第二S/D电极和所述栅极电极之间,所述第一和第二S/D电极相对于所述栅极电极不对称地隔开,所述第一漏电流阻挡部向所述第二S/D电极延伸,使得所述第一漏电流阻挡部位于所述栅极电极的正下方,所述第二漏电流阻挡部未与栅极电极的边缘重合且未与所述栅极电极垂直重叠。

2.根据权利要求1所述的半导体器件,其特征在于,其中所述第一和第二漏电流阻挡部中的每一个具有比所述掺杂的III-V族半导体层的剩余部分更高的电阻率,以及所述第一和第二漏电流阻挡部界定在其间的所述掺杂的III-V族半导体层的剩余部分的轮廓。

3.根据权利要求1所述的半导体器件,其特征在于,其中所述第一和第二漏电流阻挡部中的至少一个向下延伸以触及所述掺杂的III-V族半导体层和所述第二氮基半导体层之间的界面。

4.根据权利要求3的半导体器件,其特征在于,其中所述第一和第二漏电流阻挡部分别跨越所述掺杂的III-V族半导体层的相对的两侧壁。

5.一种制造半导体器件的方法,其特征在于,包括:

在衬底上形成第一氮基半导体层;

在所述第一氮基半导体层上形成第二氮基半导体层;

在所述第二氮基半导体层上形成掺杂的III-V族半导体覆盖层;

在所述掺杂的III-V族半导体覆盖层上形成栅极电极;

对所述掺杂的III-V族半导体覆盖层执行表面处理,且在进行所述表面处理之前倾斜所述衬底,其中在表面处理期间使用所述栅极电极作为遮罩,使得所述掺杂的III-V族半导体覆盖层的至少一部分成为第一漏电流阻挡部和第二漏电流阻挡部,其中从其垂直横截面观之,所述第一和第二漏电流阻挡部中的每一个具有弯曲轮廓,且所述第一和第二漏电流阻挡部具有的轮廓相对于所述栅极电极不对称地隔开;

对所述掺杂的III-V族半导体包覆层图案化以形成比所述栅极电极宽的掺杂的III-V族半导体层;以及

形成位于所述第二氮基半导体层上且位于所述栅极电极的相对侧的第一源极/漏极(S/D)电极和第二S/D电极,所述第一和第二S/D电极相对于所述栅极电极不对称地隔开,所述第一漏电流阻挡部向所述第二S/D电极延伸,使得所述第一漏电流阻挡部位于所述栅极电极的正下方,所述第二漏电流阻挡部未与栅极电极的边缘重合且未与所述栅极电极垂直重叠。

6.根据权利要求5所述的方法,其特征在于,还包括:

当所述漏电流阻挡部跨越所述掺杂的III-V族半导体覆盖层的整个厚度时,终止执行所述表面处理。

7.根据权利要求5所述的方法,其特征在于,其中所述表面处理通过执行对所述掺杂的III-V族半导体覆盖层的所述部分氧化。

8.根据权利要求5所述的方法,其特征在于,其中所述表面处理通过对所述掺杂的III-V族半导体覆盖层执行掺杂工艺。

9.一种氮基半导体器件,其特征在于,包括:

第一氮基半导体层;

第二氮基半导体层,设置于所述第一氮基半导体层上,并且其具有的带隙大于所述第一氮基半导体层的带隙;

栅极电极,设置于所述第二氮基半导体层上方;

掺杂的III-V族半导体层,设置于所述第二氮基半导体层和所述栅极电极之间,并且具有第一漏电流阻挡部和第二漏电流阻挡部,以界定所述掺杂的III-V族半导体层的剩余部分与所述栅极电极和所述掺杂的III-V族半导体层之间的界面,其中所述掺杂的III-V族半导体层的所述剩余部分具有的宽度与所述栅极电极和所述掺杂的III-V族半导体层之间的界面的宽度实质上相同,其中所述掺杂的III-V族半导体层是p型掺杂的氮化镓层,并且所述第一漏电流阻挡部和所述第二漏电流阻挡部中的每一个包括Ga2O3、GaON、GaMgON或其组合;以及

两个或多个源极/漏极(S/D)电极设置于所述第二氮基半导体层上方,其中所述掺杂的III-V族半导体层的所述剩余部分位于所述S/D电极之间,其中所述栅极电极的两个边缘分别与所述第一和第二漏电流阻挡部重合,并且所述第一和第二漏电流阻挡部的弯曲轮廓共同使得所述掺杂的III-V族半导体层的剩余部分的轮廓从宽变窄,然后从窄变宽,使得所述掺杂的III-V族半导体层的剩余部分具有颈部,并且所述第一和第二漏电流阻挡部朝彼此延伸以与所述栅极电极垂直重叠。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英诺赛科(苏州)科技有限公司,未经英诺赛科(苏州)科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202180001179.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top