[实用新型]分立栅极沟槽MOSFET的布局架构

说明书

本申请公开一种屏蔽栅极沟槽MOSFET的布局架构，包括：第一极性高度掺杂衬底与其上生长的第一极性的外延层；形成在所述外延层中的多个条形沟槽，所述多个条形沟槽包括：位于有源区中且为平行的多个有源栅极沟槽；环绕于所述有源区外围且与部分有源栅极沟槽形成间隔连接的终端沟槽，与环设于终端沟槽外的沟槽保护环。其中，终端沟槽与不连接的有源栅极沟槽的外缘，形成相等台面宽度。

技术领域

本申请涉及半导体制造领域，且更具体地说涉及分立栅极沟槽MOSFET的布局架构。

背景技术

对于栅屏蔽沟槽MOSFET(Gate Shielded Trench MOSFET，又称分立栅极沟槽MOSFET，SGT MOSFET)。SGT MOSFET是否能被成功的设计与制作，关键点在于终端区设计，因为漏极到源极击穿电压(BVdss)主要降在SGT MOSFET的台面区(MESA Region)。

现行的设计中，有源区(Active Area)的沟槽端与终端区(Termination Area)的沟槽是断开的，为了保持有源沟槽和终端沟槽之间区域的电荷平衡，必须给出一个间隙。这个间隙是SGT MOSFET击穿电压BVdss的一个关键参数，间距由外延层(Epi)掺杂浓度决定。任何外延层(Epi)掺杂浓度的变化都会引起终端区的击穿电压BVdss的变化，使SGT MOSFET的击穿电压BVdss不稳定。原则上，全电荷平衡的SGT MOSFET，制作中，终端区沟槽的间隙距离会有一定程度影响有源区沟槽末端与终端区沟槽之间电荷分布，此等间隙距离一般小于相互平行的终端区沟槽与有源区沟槽之间的间隙距离。但沟槽间距的精准度在SGT MOSFET制作工艺上是困难度非常高的，尤其是终端区沟槽在转角部分的设计，很难作到实质需求的间隙，这就会造成制作出来的器件功能不稳定，造成击穿电压BVdss的适用范围缩小或下降，再加上掺杂浓度变化问题，极可能使得制造出来的SGT MOSFET不符合设计者需求的击穿电压BVdss范围，造成器件不工作或是无法使用在实质需求电路的情形。

实用新型内容

本申请公开一种具有分立栅极沟槽MOSFET的布局架构，包括：高度掺杂衬底，其包含第一极性；包含所述第一极性的外延层，其在所述高度掺杂衬底上生长；形成在所述外延层中的多个条形沟槽，所述多个条形沟槽包括：位于有源区且为平行设置的多个有源栅极沟槽，所述有源栅极沟槽中设置有栅极多晶硅与屏蔽多晶硅；环绕于所述有源区外围且设置于终端区的终端沟槽，所述终端沟槽内设置有多晶硅，所述终端沟槽在不与所述多个有源栅极沟槽为平行的方向上，间隔的与所述多个有源栅极沟槽的部分沟槽连接，且与不连接所述多个有源栅极沟槽的部分沟槽的外缘形成相同的台面宽度；多个沟槽保护环，环绕于所述有源区外围且设置于终端区，所述多个沟槽保护环的沟槽内设置有多晶硅。

可选的，所述终端沟槽与所述多个有源栅极沟槽的部分沟槽连接，其延伸形状为波纹形状。

可选的，所述多个沟槽保护环的一个或多个，与所述终端沟槽为形状等同或相似。

可选的，所述多个沟槽保护环邻近所述终端沟槽的一者与所述终端沟槽之间形成第一台面宽度，所述第一台面宽度与所述台面宽度为相同或相异。

可选的，所述多个沟槽保护环之间形成第二台面宽度，所述第二台面宽度与所述台面宽度为相同或相异。

可选的，布局架构包括在所述多个条形沟槽上方的氧化物覆盖层。

可选的，布局架构包括在所述氧化物覆盖层上并且穿过所述氧化物覆盖层中的蚀刻沟的源极金属。

可选的，所述源极金属设置于所述有源区与所述终端区。

可选的，所述源极金属设置于所述有源栅极沟槽与所述终端沟槽上方，未覆盖于所述多个沟槽保护环上方以使所述多个沟槽保护环形成浮动环结构。

可选的，所述多个沟槽保护环的沟槽底部皆植入包括第二极性的沟槽底植入物。