[实用新型]一种封装结构

说明书

本实用新型实施例公开了一种封装结构，包括连接模块和半导体芯片，连接模块包括：基底、以及位于基底一侧且沿垂直于基底的方向交替层叠设置的至少一层第一导电层和至少两层过孔层，任一层第一导电层包括多个间隔设置的第一导电块，任一层过孔层包括多个间隔设置的第一过孔，连接模块设置有交替排列的多个第一电容子电极和多个第二电容子电极，任一电容子电极包括沿垂直于基底的方向交替排列且电连接的第一导电块和第一过孔；多个第一电容子电极与半导体芯片的电源焊盘电连接，多个第二电容子电极与半导体芯片的接地焊盘电连接。本实用新型实施例提供的技术方案在中阶层芯片或桥接芯片等中形成嵌入式电容结构，并达到降噪和抗压降目的。

技术领域

本实用新型涉及半导体封装技术领域，尤其涉及一种封装结构。

背景技术

电子产品日益小型化、轻便化、多功能、低功耗及低成本发展趋势，2D(二维)封装技术己经无法满足要求，部分产品己经开始向2.5D或3D封装方向发展，即将具有不同功能的多个半导体芯片包封在单个封装中的系统级封装(System In a Package，SIP)技术，以提供高性能电子系统。在2.5D或3D封装结构中，硅基转接板与有机基板的结合使用，是实现芯片与芯片、芯片与基板互连的重要途径。硅基转接板可以是中阶层(interposer)芯片或桥接芯片(bridge die)等其他形态。

随着运算力和功耗的增加，电源噪声和电源压降的有效控制带来的挑战越来越大，在不损失性能面积能耗比的情况下，降低电源网络的噪声将会是高级封装中持续的挑战。

实用新型内容

本实用新型实施例提供一种封装结构，以充分利用金属线和过孔在硅工艺中的极小间距，形成有效的电容结构，可以带来可观的电容收益，将会对中阶层芯片和桥接芯片等在高速信号传输中的降噪和抗压降提供很好的效果。

本实用新型实施例提供了一种封装结构，包括：

连接模块，连接模块包括：基底、以及位于基底一侧且沿垂直于基底的方向交替层叠设置的至少一层第一导电层和至少两层过孔层，其中，任一层第一导电层包括多个间隔设置的第一导电块，任一层过孔层包括多个间隔设置的第一过孔，连接模块设置有沿垂直于基底的方向延伸且交替排列的多个第一电容子电极和多个第二电容子电极，任一电容子电极包括沿垂直于基底的方向交替排列且电连接的第一导电块和第一过孔；

半导体芯片，半导体芯片位于连接模块的一侧，连接模块的第一导电层和过孔层位于连接模块的基底和半导体芯片之间，多个第一电容子电极与半导体芯片的电源焊盘电连接，多个第二电容子电极与半导体芯片的接地焊盘电连接。

进一步地，封装结构还包括第一封装基板，位于连接模块远离半导体芯片的一侧，

基底设置有贯穿基底的多个第二过孔，多个第一电容子电极和多个第二电容子电极通过多个第二过孔与第一封装基板电连接。

进一步地，半导体芯片的个数为至少两个，

第一导电层还包括多条第一信号传输线，半导体芯片之间通过多条第一信号传输线电连接。

进一步地，任一层过孔层的多个第一过孔呈阵列排布；任一层第一导电层的多个第一导电块呈阵列排布；多个第一电容子电极和多个第二电容子电极呈阵列排布，阵列的行方向和列方向均垂直于基底的厚度方向，多个第一电容子电极和多个第二电容子电极沿行方向交替排列，多个第一电容子电极和多个第二电容子电极沿列方向交替排列，阵列的行方向垂直于列方向。

进一步地，封装结构还包括：封装衬底、线路板和第二封装基板，连接模块嵌入封装衬底中，线路板位于连接模块和半导体芯片之间，连接模块和封装衬底位于第二封装基板和线路板之间；

多个第一电容子电极通过线路板的第二传输线与半导体芯片的电源焊盘电连接，多个第二电容子电极通过线路板的第三传输线与半导体芯片的接地焊盘电连接，