[发明专利]三维存储器及其制备方法和三维存储器系统

说明书

本申请提供了一种三维存储器及其制备方法和三维存储器系统，三维存储器包括：堆叠层、下沟道牺牲结构和第一虚拟沟道结构，堆叠层位于半导体层上且包括：台阶部；核心部，位于所述台阶部的相对两侧；以及堆叠墙，桥接所述核心部且连接所述台阶部的靠近所述半导体层的一部分；下沟道牺牲结构贯穿所述堆叠墙并设置在所述半导体层中；第一虚拟沟道结构贯穿所述台阶部并设置在所述半导体层中，第一虚拟沟道结构的径向尺寸大于所述下沟道牺牲结构的径向尺寸。本申请的三维存储器的下沟道牺牲结构能够支撑堆叠墙且使堆叠墙的电阻可控。

技术领域

本申请涉及三维存储器领域，具体涉及一种三维存储器及其制备方法和三维存储器系统。

背景技术

为了提高二维存储器的存储密度，现有技术已经量产了三维(3D)NAND等三维存储器。三维存储器包括在衬底上的堆叠层，其包括交替层叠的绝缘介质层和栅极层。堆叠层包括具有沟道结构的核心部和用于将沟道结构的栅极引出的台阶部。为了减小外围电路中的驱动电路的面积、驱动电路电连接到沟道结构的栅极的电阻以及连接至台阶部上的导电插塞的数目，可以在核心部的中间形成台阶部和墙结构。然而，在基于墙结构的三维存储器的制备工艺中，为了避免台阶部和墙结构中的绝缘介质层坍塌，需要在台阶部和墙结构中形成虚拟沟道孔，并填充绝缘材料以形成虚拟沟道结构。目前难以精确控制墙结构中的虚拟沟道孔的尺寸和形貌，基于现有的制备工艺将导致墙结构中的电阻通路中的电阻不可控。

发明内容

本申请提供了一种可至少部分解决现有技术中存在的上述问题的三维存储器及其制备方法。

本申请的一个方面提供了一种三维存储器，包括：位于半导体层上的堆叠层、下沟道牺牲结构和第一虚拟沟道结构，所述堆叠层包括：台阶部；核心部，位于所述台阶部的相对两侧；以及堆叠墙，桥接所述核心部且连接所述台阶部的靠近所述半导体层的一部分；所述下沟道牺牲结构贯穿所述堆叠墙并设置在所述半导体层中；所述第一虚拟沟道结构贯穿所述台阶部并设置在所述半导体层中，所述第一虚拟沟道结构的径向尺寸大于所述下沟道牺牲结构的径向尺寸。

在本申请的一个实施方式中，所述下沟道牺牲结构的径向尺寸等于所述核心部中的沟道结构的径向尺寸。

在本申请的一个实施方式中，所述下沟道牺牲结构的轴向尺寸小于所述沟道结构的轴向尺寸。

在本申请的一个实施方式中，所述堆叠墙和所述台阶部的靠近所述半导体层的一部分具有相同的层状堆叠结构。

在本申请的一个实施方式中，所述三维存储器还包括硬掩膜层，所述硬掩膜层位于所述堆叠墙的上表面上且覆盖所述下沟道牺牲结构，所述堆叠层与所述硬掩膜层的刻蚀选择比大于1。

在本申请的一个实施方式中，所述三维存储器还包括绝缘平坦层，所述绝缘平坦层位于所述台阶部和核心部中，且与所述硬掩膜层形成平坦的表面。

在本申请的一个实施方式中，所述三维存储器还包括第二虚拟沟道结构，所述第二虚拟沟道结构形成在所述硬掩膜层上且与所述第一虚拟沟道结构的远离所述半导体层的部分具有相同的形状。

在本申请的一个实施方式中，所述三维存储器还包括填充在所述台阶部和所述堆叠墙上方的绝缘介质层，所述第一虚拟沟道结构贯穿所述绝缘介质层并设置在所述半导体层中，所述第二虚拟沟道结构贯穿所述绝缘介质层并设置在所述硬掩膜层的上表面。

本申请还提供了一种三维存储器的制备方法，包括：

在衬底上形成层叠的下堆叠结构，所述下堆叠结构包括中央区和位于所述中央区相对两侧的核心区；

在所述下堆叠结构的所述中央区的预定区域和所述核心区中形成下沟道牺牲结构，所述下沟道牺牲结构贯穿所述下堆叠结构并延伸至所述衬底中；

在所述下堆叠结构的上表面上形成层叠的上堆叠结构，其中所述下堆叠结构和上堆叠结构形成堆叠结构；