[发明专利]具有用于结控制的掺杂控制层的鳍式晶体管

说明书

本申请题为“具有用于结控制的掺杂控制层的鳍式晶体管”。在所描述的示例中，一种集成电路(100)包括半导体材料的衬底(106)、源极区(1704)、栅极区(1400)、漏极区(1902)和形成在衬底(106)上的鳍式结构(102、104)。鳍式结构(102、104)包括栅极区(1400)、源极区(1704)以及在栅极区(1400)和漏极区(1902)之间的漂移区。掺杂控制层(108、122、124)在漂移区上方沿着鳍式结构(102、104)的至少一个侧壁形成。

技术领域

本说明书涉及晶体管和制造包括用于结控制的一个或多个掺杂控制层的鳍式晶体管的方法。

背景技术

横向扩散金属氧化物半导体(LDMOS)晶体管是平面双扩散金属氧化物半导体场效应晶体管(MOSFET)。平面LDMOS晶体管具有形成沟道区和漂移区(将漏极区与源极区和沟道区分开)的双扩散结并且被设计成支持更高的击穿电压。在此类结构的情况下，诸如针对高功率应用，往往难以制造既具有低导通电阻又具有足够高击穿电压的LDMOS晶体管。这是因为LDMOS晶体管的导通电阻和击穿电压之间存在权衡。

发明内容

在所描述的示例中，一种集成电路包括半导体材料的衬底、源极区、栅极区、漏极区和形成在衬底上的鳍式结构。该鳍式结构包括栅极区、源极区和在栅极区与漏极区之间的漂移区。掺杂控制层在漂移区上方沿着鳍式结构的至少一个侧壁形成。

在另一个描述的示例中，一种集成电路包括形成在半导体衬底上的鳍式结构。该鳍式结构包括鳍式晶体管，该鳍式晶体管包括形成在鳍式结构中的漏极区和源极区。栅极区形成在源极区和漏极区之间的鳍式结构中。沟道区形成在源极区和栅极区之间。漂移区形成在鳍式结构中并从沟道区延伸到漏极区。掩埋掺杂层形成在衬底中并在漂移区的至少一部分下方延伸。

进一步描述的示例涉及一种制造鳍式晶体管的方法。该方法包括在衬底的表面上形成鳍式结构。该方法还包括在鳍式结构中形成漂移区，该漂移区从鳍式晶体管的沟道区延伸到漏极区。掺杂控制层邻近鳍式结构的漂移区而形成。掺杂控制层在漂移区的至少一部分上方和/或下方延伸。

附图说明

图1是在衬底上形成的鳍式晶体管的等距视图。

图2是描绘用于制造鳍式晶体管的示例方法的流程图。

图3和图4是在用于示例鳍式晶体管的衬底中形成的掩埋掺杂层的剖视图。

图5和图6是示出在用于示例鳍式晶体管的衬底上形成的鳍的剖视图。

图7和图8是剖视图，其描绘了形成在包括示例鳍式晶体管的侧壁的衬底上的垫氧化物介电层。

图9、图10和图11是示出用于示例鳍式晶体管的掺杂控制层的形成的剖视图。

图12和图13是示出用于示例鳍式晶体管的氧化物层的形成的剖视图。

图14是为示例鳍式晶体管形成的栅极结构的等距视图。

图15和图16是图14的结构的剖视图。

图17和图18是示出用于示例鳍式晶体管的源极区的形成的剖视图。

图19和图20是示出用于示例鳍式晶体管的漏极区的形成的剖视图。

图21和图22是示出用于示例鳍式晶体管的间隔物形成的剖视图。

图23和图24是示出用于示例鳍式晶体管的源漏注入的剖视图。

图25和图26是示出完成的鳍式晶体管的示例的剖视图。

图27、图28、图29和图30描绘了可以在鳍式晶体管中使用的不同掺杂控制层配置的示例。

图31、图32、图33和图34是鳍式晶体管的剖视图，其中掩埋掺杂层在鳍下方。