[发明专利]集成组合件

说明书

一些实施例包含具有在基底上方的存储器阵列的集成组合件。所述存储器阵列包含存储器单元的三维布置。感测放大器与所述基底相关联且在所述存储器阵列正下方。竖直延伸的数字线穿过所述存储器单元的所述布置且与所述感测放大器耦合。一些实施例包含具有存储器存储体的集成组合件，所述存储器存储体含有布置成16x4配置的64个存储器数据块。一些实施例包含具有存储器存储体的集成组合件，所述存储器存储体含有在64个存储器数据块之间划分的512兆字节，每个存储器数据块具有8兆字节。所述64个存储器数据块布置成具有多个行的配置，每个行含有所述存储器数据块中的两个或更多个。

技术领域

存储器阵列(例如，DRAM阵列)。包括竖直堆叠层面的集成组合件。

背景技术

现代计算架构中利用存储器来存储数据。一种类型的存储器是动态随机存取存储器(DRAM)。与替代类型的存储器相比，DRAM可提供结构简单、低成本且高速的优点。

DRAM可利用存储器单元，所述存储器单元具有一个电容器与一个晶体管组合(所谓的1T-1C存储器单元)，其中电容器与晶体管的源极/漏极区耦合。在操作中，由沿着字线的电压生成的电场可在读取/写入操作期间以选通方式将位线耦合到电容器。

上文所描述的存储器单元可并入到存储器阵列中。在存储器阵列的操作期间，存储器阵列内的数据可在各种单元(存储体、页、区段、数据块等)之间逻辑地细分。参考图1描述实例存储器存储体500。存储体与存储器单元的平面阵列相关联。存储体具有65个数据块(单元、部分)，其中64个包含存储器(具体来说，8数兆字节，即8M的存储器)且其中一个包含错误校正电路系统(ECC)。

ECC可包含冗余存储器单元，在存储器阵列的原始存储器单元发生故障的情况下，所述冗余存储器单元将用于存储器阵列中。

术语“8M”(或8MB)通常理解为表示8,388,608个字节，如普通技术人员将理解。在每个存储器单元具有两个可选择及可区分的存储器状态的应用中，每个字节可对应于应用中的单个存储器单元。在存储器单元具有多于两个可选择及可区分的存储器状态的应用中，单个存储器单元可对应于多于单个字节。

64个数据块一起形成具有512M的存储器的存储器存储体。可利用全局输入/输出结构(GIO结构)寻址此存储器。所说明的GIO结构跨越存储器存储体500的整个长度。