[发明专利]集成组合件

权利要求书

1.一种集成组合件，其包括：

在基底上方的存储器阵列；所述存储器阵列包括存储器单元的三维布置；

感测放大器，其与所述基底相关联且在所述存储器阵列正下方；及

竖直延伸的数字线，其穿过所述存储器单元的所述布置且与所述感测放大器耦合。

2.根据权利要求1所述的集成组合件，其中所述存储器阵列包含所述存储器单元的128个竖直堆叠层级。

3.根据权利要求2所述的集成组合件，其中所述存储器阵列包括与所述存储器单元的个别层级中的每一个相关联的128个字线。

4.根据权利要求1所述的集成组合件，其中所述数字线在比较组之间细分，其中所述比较组中的每一个包括第一比较数字线及第二比较数字线，所述第二比较数字线通过所述感测放大器中的一个相对地耦合到所述第一比较数字线。

5.根据权利要求4所述的集成组合件，其中所述数字线的多个所述比较组与所述感测放大器中的单个感测放大器耦合。

6.根据权利要求5所述的集成组合件，其中所述数字线的所述多个比较组通过多路复用器MUX电路系统耦合到所述感测放大器中的所述单个感测放大器。

7.根据权利要求1所述的集成组合件，其中所述存储器单元包含与存储元件耦合的水平延伸的存取装置。

8.根据权利要求7所述的集成组合件，其中所述存取装置是晶体管。

9.根据权利要求7所述的集成组合件，其中所述存储元件是电容器。

10.一种集成组合件，其包含存储器存储体，所述存储器存储体包括布置成16x4配置的64个存储器数据块。

11.根据权利要求10所述的集成组合件，其中所述16x4配置包含沿着所述存储器存储体的长度的16个所述存储器数据块，所述16个所述存储器数据块细分成第一组8个所述存储器数据块及第二组8个所述存储器数据块，并且其中错误校正电路系统ECC在所述第一及第二组之间。

12.根据权利要求10所述的集成组合件，其包括跨越所述存储器数据块延伸的全局输入/输出GIO结构。

13.根据权利要求10所述的集成组合件，其中所述GIO结构在所述存储器数据块上方。

14.根据权利要求10所述的集成组合件，其中所述存储器数据块中的每一个包括8兆字节。

15.根据权利要求14所述的集成组合件，其中所述存储器数据块中的每一个包括具有所述存储器单元的三维布置的存储器阵列的区域；并且其中所述区域包含通过所述存储器阵列竖直地延伸的数字线。

16.根据权利要求15所述的集成组合件，其中所述存储器阵列包括128个层级的所述存储器单元，及与所述层级中的每一个相关联的128个字线。

17.根据权利要求16所述的集成组合件，其包括在所述存储器数据块中的每一个下方的本地输入/输出LIO电路系统，及在所述存储器数据块中的每一个上方的全局输入/输出GIO电路系统，所述GIO电路系统与所述LIO电路系统电耦合。

18.根据权利要求17所述的集成组合件，其中与所述存储器数据块中的个别者相关联的所述LIO电路系统与所述存储器数据块中的所述个别者的所有所述数字线相关联，并且其中所述GIO电路系统与所述存储器存储体内的所有64个所述存储器数据块相关联。