[发明专利]半导体存储装置及制备方法

说明书

本申请公开一种半导体存储装置及制备方法，能够减小位线栅极的电荷造成半导体存储装置电性毁损的几率。本申请提供的一种半导体存储装置的制备方法，包括以下步骤：提供衬底，所述衬底表面形成有多个接触窗，所述接触窗内形成有堆叠结构，且所述堆叠结构的上表面高于所述衬底的上表面；在所述堆叠结构的侧壁表面形成侧墙；对所述侧墙进行氮化处理，以至少增强所述侧墙的表面的绝缘强度。

技术领域

本申请涉及半导体存储装置领域，具体涉及半导体存储装置及制备方法。

背景技术

在半导体存储装置中，具有位线结构以及位线栅极，所述位线结构将位于同一行的位线栅极串接起来，从而实现存储功能。现有技术中，在使用所述半导体存储装置时，所述位线栅极内会有电荷的运动，如果电荷流到不期望的地方，将会造成所述半导体存储装置的击穿，对所述半导体存储装置造成不可逆转的电性毁损。

发明内容

鉴于此，本申请提供一种半导体存储装置及制备方法，能够减小位线栅极的电荷造成半导体存储装置电性毁损的几率。

本申请提供的一种半导体存储装置的制备方法，包括以下步骤：

提供衬底，所述衬底表面形成有多个接触窗，所述接触窗内形成有堆叠结构，且所述堆叠结构的上表面高于所述衬底的上表面；

在所述堆叠结构的侧壁表面形成侧墙；

对所述侧墙进行氮化处理，以至少增强所述侧墙的表面的绝缘强度。

可选的，所述在所述堆叠结构的侧壁表面形成侧墙的方法，至少包括以下步骤：

在所述堆叠结构的侧壁表面至少形成一个子侧墙。

可选的，所述对所述侧墙进行氮化处理的方法，至少包括以下步骤：

对最外层的子侧墙进行氮化，以至少增强所述最外层的子侧墙的绝缘强度。

可选的，所述子侧墙包括硅层、氧化硅层中的至少一种。

可选的，所述在所述堆叠结构的侧壁表面形成侧墙的方法，至少包括以下步骤：

依次在所述堆叠结构的侧壁表面形成堆叠设置的两个子侧墙。

可选的，所述两个子侧墙包括第一子侧墙和第二子侧墙，且所述第一子侧墙设置在所述堆叠结构的侧壁表面，所述第二子侧墙设置在所述第一子侧墙的表面；

所述第一子侧墙包括硅层、氧化硅层、氮化硅层中的至少一种，所述第二子侧墙包括硅层、氧化硅层中的至少一种。

可选的，所述第二子侧墙的厚度为所述第一子侧墙厚度的五分之一至三分之一。

可选的，所述氮化处理包括渗氮处理，且所述渗氮处理的渗氮深度为0.5nm～2nm。

可选的，进行所述渗氮处理时的工作温度为500℃至600℃。

本申请提供的一种半导体存储装置，包括：

衬底；

位于所述衬底表面的接触窗，所述接触窗暴露所述衬底内部；

位于所述接触窗内，并突出于所述衬底上表面的堆叠结构；

位于所述堆叠结构的侧壁表面的侧墙，所述侧墙至少包括：

第一子侧墙，位于所述堆叠结构的侧壁表面；

第二子侧墙，位于所述第一子侧墙的表面；

第三子侧墙，至少部分位于所述第二子侧墙表面，其中所述的第三子侧墙是藉由第二子侧墙通过氮化处理得到。

可选的，所述第一子侧墙与第三子侧墙的组成成分相同。