[发明专利]一种实现MAC层对接的RGMII接口的延时电路及延时方法

说明书

本发明公开了一种实现MAC层对接的RGMII接口的延时电路及延时方法，其中延时电路包括第一级延时电路、第二级延时电路、时钟信号输入端、时钟信号输出端；所述的时钟信号输入端用于输入第一时钟信号；所述的第一级延时电路的输入端与时钟信号输入端电连接；所述的第一级延时电路的输出端与第二级RC延时电路的输入端电连接，组成联级延时电路；所述的第二级RC延时电路的输出端与时钟信号输出端电连接；所述的时钟信号输出端用于输出第二时钟信号。本发明不依赖软件进行信号延时调节，实现MAC层芯片与MAC层芯片互连，无需通过外部PHY芯片进行转换，且电路简单不大量增加元器件，不占用PCB空间，对成本控制效果佳。

技术领域

本发明涉及高速网络通信技术领域，更具体的，涉及一种实现MAC层对接的RGMII接口的延时电路及延时方法。

背景技术

现今对于网络通信的需求越来越高，网络通信接口灵活性也有越来越高的要求，而其中非常重要的一环就是以太网MAC与PHY之间接口部分，常用的有 MII(MediumIndependent Interface，100M速率)和RGMII(Reduced Gigabit Media IndependentInterface，1000M速率)。其中RGMII接口分为TX(数据发送)和 RX(数据接收)，每一部分都分别有CLK(时钟)，D[3:0](数据)，EN(信号有效)这6个信号线，且数据采样是在时钟上升和下降沿采样，RGMII时钟周期为8ns，而为了保证数据采样的有效性，RGMII时钟需要进行1～3ns延时，一般是2ns。

在设备应用中，对于几ns的延时，是由软件来控制，而大部分MAC层芯片的RGMII接口都是不支持软件控制延时的。那么这时就需要外部链接一个 PHY芯片，软件控制PHY芯片进行延时。但是对于设备内部通信，经常是需要 MAC层芯片与MAC层芯片之间进行通信，如果两者都无法进行延时，这时候就需要在2个MAC层芯片之间加入若干个PHY芯片进行链接，这样会导致设计工作量增加，设备内空间拥挤甚至需要额外加大设备空间，设备成本也会大幅增加，这是不利于产品的开发和销售的。

发明内容

本发明为了解决以上现有技术存在不足的问题，提供了一种实现MAC层对接的RGMII接口的延时电路及延时方法。

为实现上述本发明目的，采用的技术方案如下：

一种实现MAC层对接的RGMII接口的延时电路，包括第一级延时电路、第二级延时电路、时钟信号输入端、时钟信号输出端；

所述的时钟信号输入端用于输入第一时钟信号；

所述的第一级延时电路的输入端与时钟信号输入端电连接；

所述的第一级延时电路的输出端与第二级RC延时电路的输入端电连接，组成联级延时电路；

所述的第二级RC延时电路的输出端与时钟信号输出端电连接；

所述的时钟信号输出端用于输出第二时钟信号。

优选地，所述的第一级延时电路包括第一RC延时电路、第一幅值补偿电路、第一运算放大器；

所述的第一RC延时电路的输入端与时钟信号输入端电连接；

所述的第一RC延时电路的输出端与第一运算放大器的正输入端电连接；

所述的第一幅值补偿电路的输入端与时钟信号输入端电连接；

所述的第一幅值补偿电路的输出端与第一运算放大器的负输入端电连接；

所述的第一运算放大器的输出端与第二级RC延时电路的输入端电连接。

进一步地，所述的第二级延时电路包括第二RC延时电路、第二幅值补偿电路、第二运算放大器；

所述的第二RC延时电路的输入端与所述的第一运算放大器的输出端电连接；