[发明专利]沟槽侧壁的表面掺杂方法及半导体器件在审
申请号: | 202111388116.3 | 申请日: | 2021-11-22 |
公开(公告)号: | CN114141693A | 公开(公告)日: | 2022-03-04 |
发明(设计)人: | 夏志平;田浩洋;陈洪雷;孙样慧;温建功 | 申请(专利权)人: | 杭州士兰集成电路有限公司;杭州士兰集昕微电子有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762;H01L29/06 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 耿苑 |
地址: | 310018 浙江省杭州市*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽 侧壁 表面 掺杂 方法 半导体器件 | ||
1.一种沟槽侧壁的表面掺杂方法,其特征在于,所述掺杂方法包括:
提供一半导体衬底,所述半导体衬底中具有沟槽;
基于所述沟槽形成扩散掺杂区域,所述沟槽的至少部分侧壁具有所述扩散掺杂区域;
其中,位于所述沟槽侧壁的所述扩散掺杂区域的掺杂浓度沿所述沟槽深度方向保持不变。
2.根据权利要求1所述的掺杂方法,其特征在于,在所述沟槽的底部指向开口方向上,所述沟槽包括依次排布的N个分段区域,该N个分段区域在所述方向上依次为第1分段区域至第N分段区域,N为正整数;
基于所述沟槽形成扩散掺杂区域,包括:
在第i分段区域的侧壁上形成掺杂层,i为不大于N的正整数;
基于所述掺杂层,在第i分段区域的侧壁内形成扩散掺杂区域;
形成所述扩散掺杂区域后,去除所述掺杂层。
3.根据权利要求2所述的掺杂方法,其特征在于,当N>1,i=N时,在第i分段区域的侧壁上形成掺杂层,包括:
在第1分段区域至第N-1分段区域内形成第一填充结构;
在第N分段区域的侧壁上形成所述掺杂层;
其中,在形成所述扩散掺杂区域后,依次去除所述掺杂层以及所述第一填充结构。
4.根据权利要求3所述的掺杂方法,其特征在于,在第1分段区域至第N-1分段区域内形成第一填充结构,包括:
在所述沟槽的侧壁和底部形成第二氧化层;
在形成有所述第二氧化层的沟槽内填充介质材料;
去除第N分段区域中的所述第二氧化层以及所述介质材料,露出所述第N分段区域的沟槽侧壁。
5.根据权利要求4所述的掺杂方法,其特征在于,去除第N分段区域中所述第二氧化层以及所述介质材料,包括:
刻蚀去除第N分段区域中的所述介质材料后,再刻蚀去除第N分段区域侧壁上的所述第二氧化层。
6.根据权利要求5所述的掺杂方法,其特征在于,所述介质材料为多晶硅;
刻蚀去除第N分段区域中的所述介质材料包括:
基于对所述多晶硅的回刻蚀深度,控制第N分段区域在所述方向上的深度,以控制所述扩散掺杂区域在所述方向上的深度。
7.根据权利要求6所述的掺杂方法,其特征在于,刻蚀去除第N分段区域侧壁上的所述第二氧化层包括:
通过湿法刻蚀去除所述第二氧化层。
8.根据权利要求2所述的掺杂方法,其特征在于,当N>1,i=1时,在第i分段区域的侧壁上形成掺杂层,包括:
在所述沟槽的侧壁以及底部形成所述掺杂层;
在形成所述掺杂层的第1分段区域内形成第二填充结构;
去除第2分段区域至第N分段区域侧壁上的所述掺杂层;
其中,在形成所述扩散掺杂区域后,依次去除所述第二填充结构以及所述掺杂层。
9.根据权利要求8所述的掺杂方法,其特征在于,在形成所述掺杂层的第1分段区域内形成第二填充结构,包括:
在第1分段区域内填充多晶硅,基于填充所述多晶硅的深度,控制第1分段区域的深度,以控制所述扩散掺杂区域在所述方向上的深度。
10.根据权利要求2所述的掺杂方法,其特征在于,当N大于2,i大于1,且小于N时,在第i分段区域的侧壁上形成掺杂层,包括:
在第1分段区域至第i-1分段区域内形成第三填充结构;
在第i分段区域的侧壁上形成所述掺杂层;
在形成有所述掺杂层的第i分段区域中形成第四填充结构;
其中,在形成所述扩散掺杂区域后,依次去除所述第四填充结构、所述掺杂层以及所述第三填充结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州士兰集成电路有限公司;杭州士兰集昕微电子有限公司,未经杭州士兰集成电路有限公司;杭州士兰集昕微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111388116.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造