[发明专利]半导体存储装置及其形成方法

说明书

本发明公开了一种半导体存储装置及其形成方法。半导体存储装置包括衬底、多条位线、位线触点、多个插塞、多个存储节点焊盘以及间隙壁。位线以及插塞设置于所衬底上，并且位线以及插塞相互交替且分隔地设置。位线触点，伸入衬底内并直接接触下方的衬底，并且位线触点与位线的半导体层一体成形。存储节点焊盘设置于插塞以及位线上方并直接接触插塞。隔离侧壁设置于存储节点焊盘的侧壁上，并直接接触插塞的顶面。由此，可避免存储节点焊盘之间不适当的电性连接所造成的短路，进而可提升元件效能。

技术领域

本发明系关于一种半导体存储装置及其形成方法，特别是一种包括动态随机存取存储器的半导体存储装置及其形成方法。

背景技术

随着各种电子产品朝小型化发展之趋势，半导体存储装置的设计也必须符合高积集度及高密度之要求。对于具备凹入式闸极结构之动态随机存取存储器(dynamic randomaccess memory，DRAM)而言，由于其可以在相同的半导体衬底内获得更长的载子通道长度，以减少电容结构之漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面闸极结构的动态随机存取记忆体。

一般来说，具备凹入式闸极结构的动态随机存取存储器是由数目庞大的存储单元(memory cell)聚集形成一阵列区，用来存储信息，而每一存储单元可由一晶体管组件与一电容器组件串联组成，以接收来自于字线(word line，WL)及位线(bit line，BL)的电压信息。因应产品需求，阵列区中的存储单元密度须持续提升，造成相关制作工艺与设计上的困难度与复杂度不断增加。因此，现有技术还待进一步改良以有效提升相关存储装置的效能及可靠度。

发明内容

本发明之一目的在于提供一种半导体存储装置及其形成方法，其是透过两段式地进行金属层以及阻障层的蚀刻制作工艺及/或额外于存储节点焊盘的两相对侧壁形成隔离侧壁。如此，不仅可有效地改善由所述金属层的蚀刻制作工艺所产生的剩余物而衍生的短路问题，而可透过隔离侧壁设置隔离相邻的存储节点焊盘，避免相互导通。由此，可避免存储节点焊盘之间不适当的电性连接所造成的短路，进而可提升元件效能。

为达上述目的，本发明之一实施例提供一种半导体存储装置，包括衬底、多条位线、位线触点、多个插塞、存储节点焊盘以及隔离侧壁。所述位线设置于所述衬底上，而所述插塞同样设置于所述衬底上并与所述位线交替且分隔地设置。位线触点，伸入所述衬底内并直接接触下方的所述衬底，并且所述位线触点与所述位线的半导体层一体成形。所述存储节点焊盘设置于所述插塞以及所述位线上方并直接接触所述插塞。所述隔离侧壁设置于所述存储节点焊盘的侧壁上，并直接接触所述插塞的顶面。

为达上述目的，本发明之另一实施例提供一种半导体存储装置的形成方法，包括以下步骤。首先提供衬底，并且，于所述衬底上形成多条位线。接着，于所述衬底上形成多个插塞，所述插塞与所述位线交替且分隔地设置。然后，于所述插塞以及所述位线上方形成多个存储节点焊盘，直接接触所述插塞。之后，于所述存储节点焊盘的侧壁上形成隔离侧壁，所述隔离侧壁直接接触所述插塞的顶面。

附图说明

图1至图5为本发明第一实施例中半导体存储装置的形成方法的步骤示意图，其中：

图1为一半导体存储装置于形成位线后的俯视示意图；

图2为图1中沿着切线A-A’的剖面示意图；

图3为一半导体存储装置于形成图案化掩模后的剖面示意图；

图4为一半导体存储装置于进行蚀刻制作工艺后的剖面示意图；以及

图5为一半导体存储装置于形成绝缘层后的剖面示意图。

图6至图10为本发明第二实施例中半导体存储装置的形成方法的步骤示意图，其中：

图6为一半导体存储装置于进行蚀刻制作工艺后的剖面示意图；