[发明专利]半导体结构及其形成方法

说明书

本申请提供半导体结构及其形成方法，所述结构包括：半导体衬底，所述半导体衬底包括第一表面；金属隔离结构，位于所述半导体衬底中且贯穿所述半导体衬底；至少一层介质层，位于所述半导体衬底的第一表面；金属连接结构，位于所述至少一层介质层中且电连接所述金属隔离结构；其中，所述金属连接结构和所述金属隔离结构位于预先设计好的硅通孔结构的两侧。本申请实施例所述的一种半导体结构及其形成方法，在硅通孔结构的两侧形成金属隔离结构和金属连接结构，可以在不影响器件性能的情况下降低硅通孔结构之间的串扰和耦合噪声，提高器件可靠性。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在一些3D集成电路工艺中，会使用硅通孔结构(Through Silicon Via，TSV)在垂直方向上连接晶圆以缩短连接，从而降低连续电阻(Rc)延迟以实现更高的带宽。由于使用TSV的优势之一是连接TSV的金属层密度更高，因此这些晶体管之间会有串扰和耦合噪声。

为了抑制串扰和耦合噪声，需要额外的电路，而这会产生额外的热量。这将提高芯片的温度，并以指数方式增加电路的泄漏。为了提高堆叠芯片的性能，我们需要降低TSV之间的串扰和耦合噪声。

因此，有必要提供更有效、更可靠的技术方案。

发明内容

本申请提供一种半导体结构及其形成方法，可以在不影响器件性能的情况下降低硅通孔结构之间的串扰和耦合噪声，提高器件可靠性。

本申请的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一表面；在所述半导体衬底中形成贯穿所述半导体衬底的金属隔离结构；在所述半导体衬底的第一表面形成至少一层介质层；在所述至少一层介质层中形成金属连接结构，所述金属连接结构电连接所述金属隔离结构；其中，所述金属连接结构和所述金属隔离结构位于预先设计好的硅通孔结构的两侧。

在本申请的一些实施例中，在所述半导体衬底中形成贯穿所述半导体衬底的金属隔离结构的方法包括：在所述半导体衬底中形成金属隔离结构；对所述半导体衬底的第二表面进行减薄至暴露所述金属隔离结构。

在本申请的一些实施例中，所述硅通孔结构贯穿所述至少一层介质层和所述半导体衬底。

在本申请的一些实施例中，所述硅通孔结构包括硅通孔和顶部金属，所述顶部金属位于所述若干第一介质层表面且电连接所述硅通孔。

在本申请的一些实施例中，所述半导体结构的形成方法还包括：在所述半导体衬底的第二表面形成层间介质层。

在本申请的一些实施例中，所述硅通孔结构贯穿所述至少一层介质层、所述半导体衬底和所述层间介质层。

在本申请的一些实施例中，所述硅通孔结构包括硅通孔、顶部金属和底部金属，其中，所述顶部金属和所述底部金属分别位于所述硅通孔的两端，所述顶部金属位于所述若干第一介质层表面，所述底部金属位于所述层间介质层表面。

在本申请的一些实施例中，所述至少一层介质层包括依次堆叠的第一介质层和第二介质层，所述金属连接结构包括位于所述第一介质层中的第一金属连接结构和位于所述第二介质层中的第二金属连接结构。

在本申请的一些实施例中，形成所述至少一层介质层以及形成所述金属连接结构的方法包括：在所述半导体衬底的第一表面形成第一介质层；在所述第一介质层中形成贯穿所述第一介质层且电连接所述金属隔离结构的第一金属连接结构；在所述第一介质层表面形成第二介质层；在所述第二介质层中形成贯穿所述第二介质层电连接所述第一金属连接结构的第二金属连接结构。

在本申请的一些实施例中，所述金属隔离结构的位置与所述金属连接结构的位置相对应。

在本申请的一些实施例中，所述金属隔离结构的侧壁还形成有绝缘层。