[发明专利]一种三维存储器件及其制造方法

说明书

本申请提供一种三维存储器件及其制造方法，包括第一半导体结构和第二半导体结构，第一半导体结构包括第一衬底，第一衬底分为第一部分和第二部分，在第一部分上形成存储单元，在第二部分上形成第一外围电路，第二半导体结构包括二衬底和位于第二衬底上的第二外围电路，并且从第二衬底形成金属接触和接触焊盘，以作为外围电路的电引出。也就是说，本申请实施例提供的三维存储器件中外围电路不仅仅只设置在外围电路晶圆，还设置在存储阵列晶圆，这样就能够降低外围电路晶圆中外围电路占用面积较大的问题，并且接触焊盘和金属接触在外围电路晶圆中形成，相较于在存储阵列晶圆中形成，能够降低在进行电信号的传输时的隔离电容，提高存储器件的性能。

技术领域

本发明涉及半导体器件及其制造领域，特别涉及一种三维存储器件及其制造方法。

背景技术

在三维存储器件的制备工艺中，通常是将两个不同的晶圆键合在一起得到三维存储器件，分别为存储阵列晶圆Array Wafer和外围电路晶圆CMOS Wafer。但当前的三维存储器件存在CMOS Wafer中外围电路占用面积较大的问题，最终形成的三维存储器件的尺寸也较大，不能满足存储器件降低尺寸的需求。

发明内容

有鉴于此，本申请的目的在于提供一种三维存储器件及其制造方法，能够解决外围电路晶圆中外围电路占用面积较大的问题。

本申请实施例提供一种三维存储器件，包括：

第一半导体结构，所述第一半导体结构包括第一衬底，所述第一衬底包括第一部分和第二部分；所述第一半导体结构包括设于所述第一部分上的堆叠层、贯穿所述堆叠层且与所述第一部分接触的沟道结构，以及设于所述第二部分上的第一外围电路；

第二半导体结构，所述第二半导体结构包括第二衬底和设于所述第二衬底的第一面上的第二外围电路，以及设于所述第二衬底的第二面上的接触焊盘和贯穿所述第二衬底的金属接触，所述金属接触电连接所述接触焊盘和所述第二外围电路。

可选地，所述第一外围电路用于接收第一电压信号，所述第二外围电路用于接收第二电压信号，所述第一电压信号的电压高于所述第二电压信号的电压。

可选地，所述第一衬底包括单晶硅衬底，所述沟道结构包括存储功能层和沟道层。

可选地，所述存储功能层包括：

阻挡层、电荷存储层以及隧穿层。

可选地，所述第一半导体结构包括第一键合层，所述第一键合层包括第一键合焊盘，所述第二半导体结构包括第二键合层，所述第二键合层包括第二键合焊盘，所述第一键合层和所述第二键合层键合，所述第一键合焊盘和所述第二键合焊盘键合述第一半导体结构和所述第二半导体结构通过所述第一键合焊盘和所述第二键合焊盘电连接。

可选地，所述第一部分和所述第二部分通过深沟槽隔离层进行隔离。

可选地，所述第一外围电路包括驱动电路，所述第二外围电路包括输入/输出(I/O)电路、页缓冲电路或逻辑电路中的至少一种。

本申请实施例还提供一种三维存储器件的制造方法，包括：

提供第一衬底，所述第一衬底包括第一部分和第二部分；

在所述第二部分上形成第一外围电路；

在所述第一部分上形成堆叠层；

形成贯穿所述堆叠层且与所述第一部分接触的沟道结构；

提供第二衬底，在所述第二衬底的第一面上形成第二外围电路；

从所述第二衬底的第二面进行刻蚀以形成贯穿所述第二衬底的通孔，在所述通孔中填充金属材料，以形成金属接触；

在所述第二衬底的第二面上形成接触焊盘，所述金属接触电连接所述接触焊盘和所述第二外围电路。