[发明专利]一种时间可控的上电复位电路

说明书

本发明属于电子电路技术领域，具体涉及一种时间可控的上电复位电路。本发明在传统的上电复位基础上增加了上电时间控制功能，在芯片正常上电并将内部供电电源轨建立起来后，上电复位电路并不会第一时间地输出上电复位信号，而是等待一个固定的时间后才将上电复位信号输出出去，对系统的后续电路进行解锁。因为有一个固定的等待时间，可以保证系统稳步启动。避免了上电时后续模块可能出现的无序混乱状态。

技术领域

本发明属于电子电路技术领域，具体涉及一种时间可控的上电复位电路。

背景技术

随着物联网技术的发展，电路系统的集成度要求越来越高，越来越多的模块被集成到单独的芯片中，用来实现各种功能以及提供可靠的保护。在各式各样的芯片中，上电复位是一个很重要的功能，它保证了在芯片掉电又重新上电的过程中，芯片中的重要模块电路可以以一个已知的状态稳步启动，避免无序“竞争”现象，提高芯片的稳健性。如今这一功能也常常被集成在芯片内部，作为一个保护模块来设计。

在上电复位的过程中，系统往往会有一个逐次启动的过程，即分阶段将芯片中各个使能端口打开，来使得系统稳步有序地进入工作状态。上电复位电路作为其中的一个重要环节，必须仔细地设计来保证整个系统能顺利地进入工作状态。在传统的上电复位电路中，往往利用数字门电路进行逻辑控制来起到复位的功能，但这种方案缺乏一个有序的过程，如果仅仅利用数字电路进行即时的控制，在转换的过程中依然可能会出现“竞争”现象，导致后续的电路工作状态不确定，进而使得整个芯片无法正常进入工作状态。

发明内容

本发明的目的是针对芯片中传统的上电复位电路产生复位信号时可能出现的“竞争”现象，可以保证整个系统在上电时稳定进入工作状态。

为实现上述目的，本发明的技术方案为：

一种时间可控的上电复位电路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第一NMOS管MN1、第二NMOS管MN2、电容和电流源；其中，第一PMOS管MP1的源极接电源，其栅极和漏极互连，其漏极接电流源的输入，电流源的输出接地；第二PMOS管MP2的源极接电源，其栅极接第一PMOS管MP1的漏极；第三PMOS管MP3的源极接第二PMOS管MP2的漏极，第三PMOS管MP的栅极接第八PMOS管MP8的漏极，第三PMOS管MP3的漏极接地；第四PMOS管MP4的源极接第二PMOS管MP2的漏极，第四PMOS管MP4的栅极接第八PMOS管MP8的漏极；第五PMOS管MP5的源极接第四PMOS管MP4的漏极，第五PMOS管MP5的栅极接第八PMOS管MP8的漏极；第六PMOS管MP6的源极接第五PMOS管MP5的漏极，第六PMOS管MP6的栅极接第八PMOS管MP8的漏极；第七PMOS管MP7的源极接第六PMOS管MP6的漏极，第七PMOS管MP7的栅极接第八PMOS管MP8的漏极；第八PMOS管MP8的源极接第七PMOS管MP7的漏极，第八PMOS管MP8的栅极和漏极互连；第一NMOS管MN1的漏极接第八PMOS管MP8的漏极，第一NMOS管MN1的栅极接使能信号，其源极接地；第九PMOS管MP9的源极接电源，其栅极接第十PMOS管MP10的漏极；第二NMOS管MN2的漏极接第九PMOS管MP9的漏极，第二NMOS管MN2的栅极接第十PMOS管MP10的漏极，第二NMOS管MN2的源极接地；第十PMOS管MP10的源极接电源，其栅极接第九PMOS管MP9的漏极；第十PMOS管MP10漏极、第八PMOS管MP8漏极和第一NMOS管MN1漏极的连接点接电容的一端，电容的另一端接地；第九PMOS管MP9漏极与第二NMOS管MN2的连接点为上电复位电路输出端。