[发明专利]一种时间可控的上电复位电路

权利要求书

1.一种时间可控的上电复位电路，其特征在于，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第一NMOS管MN1、第二NMOS管MN2、电容和电流源；其中，第一PMOS管MP1的源极接电源，其栅极和漏极互连，其漏极接电流源的输入，电流源的输出接地；第二PMOS管MP2的源极接电源，其栅极接第一PMOS管MP1的漏极；第三PMOS管MP3的源极接第二PMOS管MP2的漏极，第三PMOS管MP3的栅极接第八PMOS管MP8的漏极，第三PMOS管MP3的漏极接地；第四PMOS管MP4的源极接第二PMOS管MP2的漏极，第四PMOS管MP4的栅极接第八PMOS管MP8的漏极；第五PMOS管MP5的源极接第四PMOS管MP4的漏极，第五PMOS管MP5的栅极接第八PMOS管MP8的漏极；第六PMOS管MP6的源极接第五PMOS管MP5的漏极，第六PMOS管MP6的栅极接第八PMOS管MP8的漏极；第七PMOS管MP7的源极接第六PMOS管MP6的漏极，第七PMOS管MP7的栅极接第八PMOS管MP8的漏极；第八PMOS管MP8的源极接第七PMOS管MP7的漏极，第八PMOS管MP8的栅极和漏极互连；第一NMOS管MN1的漏极接第八PMOS管MP8的漏极，第一NMOS管MN1的栅极接使能信号，其源极接地；第九PMOS管MP9的源极接电源，其栅极接第十PMOS管MP10的漏极；第二NMOS管MN2的漏极接第九PMOS管MP9的漏极，第二NMOS管MN2的栅极接第十PMOS管MP10的漏极，第二NMOS管MN2的源极接地；第十PMOS管MP10的源极接电源，其栅极接第九PMOS管MP9的漏极；第十PMOS管MP10漏极、第八PMOS管MP8漏极和第一NMOS管MN1漏极的连接点接电容的一端，电容的另一端接地；第九PMOS管MP9漏极与第二NMOS管MN2的连接点为上电复位电路输出端。