[发明专利]存储器的选择性抑制

说明书

本申请涉及存储器的选择性抑制。一种实例设备可包含存储器阵列和控制电路系统。所述存储器阵列可包含包含第一多个存储器单元的第一部分。所述存储器阵列可进一步包含包含第二多个存储器单元的第二部分。所述控制电路系统可配置成响应于确定所述第一部分通过性能测试而将所述第一部分指定为活动的。所述控制电路系统可配置成响应于确定所述第二部分未通过所述性能测试而将所述第二部分指定为不活动的。

技术领域

本公开大体上涉及与存储器的选择性抑制相关的设备和方法。

背景技术

存储器装置广泛用于将信息存储在如计算机、无线通信装置、相机、数字显示器和其类似物的各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置具有通常由逻辑“1”或逻辑“0”标示的两个状态。在其它系统中，可存储多于两个状态。为了存取所存储信息，电子装置的组件可读取或感测在存储器装置中所存储的状态。为了存储信息，电子装置的组件可在存储器装置中写入状态或对状态进行编程。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。非易失性存储器(例如，FeRAM)即使在不存在外部电源的情况下也可在很长一段时间内维持其所存储逻辑状态。除非通过外部电源周期性地刷新，否则易失性存储器单元可能随时间推移而丢失其所存储状态。

一般来说，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、减少功率消耗或减少制造成本，以及其它度量。

发明内容

本公开的实施例提供一种用于存储器的选择性抑制的设备，其包括：存储器阵列，其包括：第一部分，其包括第一多个存储器单元；和第二部分，其包括第二多个存储器单元；和控制电路系统，其配置成：响应于确定所述第一部分通过性能测试而将所述第一部分指定为活动的；和响应于确定所述第二部分未通过所述性能测试而将所述第二部分指定为不活动的。

本公开的另一实施例提供一种用于存储器的选择性抑制的设备，其包括：存储器阵列，其包括：多个部分，其各自包括多个存储器单元；和耦合到所述第一部分和所述第二部分的系统控制器的控制电路系统，其中所述控制电路系统配置成：接收对所述多个部分中的每一个进行的性能测试的结果；使用第一熔丝设定将所述多个部分的未通过所述性能测试的任何部分指定为不活动的；和使用第二熔丝设定将所述多个部分的通过所述性能测试的任何部分指定为活动的。

本公开的又一实施例提供一种用于存储器的选择性抑制的方法，其包括：对指示为具有第一容量和第一密度的存储器阵列进行性能测试，所述存储器阵列包括多个部分，所述多个部分包含：第一部分，其包括第一多个存储器单元；和第二部分，其包括第二多个存储器单元；响应于所述性能测试而将所述多个部分中的每一个指定为活动或不活动的，其中指定所述多个部分包含：响应于确定所述第一部分超出性能测试阈值而将所述第一部分指定为活动的；和响应于确定所述第二部分并未超出所述性能测试阈值而将所述第二部分指定为不活动的。

附图说明

图1为根据本公开的数个实施例的呈包含存储器装置的计算系统形式的设备的框图。

图2说明根据本公开的数个实施例的用于存储器的选择性抑制的方法。

图3A说明根据本公开的数个实施例的具有多个层面和对应查找表的存储器阵列。

图3B说明根据本公开的数个实施例的在重映射之后的存储器阵列和对应查找表。

具体实施方式