[发明专利]闪存单元的擦除方法

说明书

本公开提供了一种闪存单元的擦除方法。该闪存单元包括依次串联连接的第一存储晶体管、选通晶体管和第二存储晶体管。根据本公开的擦除方法包括将各擦除电压施加到闪存单元的各电极以及各晶体管的栅电极，其中施加到与被擦除的存储晶体管连接的电极的擦除电压高于衬底与存储晶体管的栅介质叠层之间的界面处的空穴势垒高度。本公开的闪存单元的擦除方法将FN隧穿机制和带带隧穿热载流子注入机制相结合，具有操作功耗低和擦除速度快的优点，能够改善闪存单元的擦除操作的阈值电压窗口并且提高存储可靠性。

技术领域

本公开涉及半导体技术的领域，具体地，本公开涉及闪存单元的擦除方法。

背景技术

快闪存储器，简称闪存，是一种非易失性存储器，即在电源断开的情况下仍然不会丢失所存储的数据，特别适用于移动通讯和计算机存储部件等领域。此外，有些快闪存储器还具有高密度存储能力，适用于大容量移动存储介质等方面的应用。

传统的快闪存储器采用浮栅型单元结构。浮栅型非易失性存储器起源于D.Kahng与S.Sze 在1967年提出的MIMIS （Metal-Insulator -Metal-Insulator-Semiconductor：金属-绝缘体-金属-绝缘体-半导体）结构。该结构在传统的MOSFET （Metal-Oxide-Semiconductor Field Effect Transistor：金属氧化物半导体场机制晶体管）的基础上增加一个金属浮栅和一个超薄的隧穿氧化物层，从而利用金属浮栅来存储电荷。基于此，Masuoka等人在1984年首次提出快闪存储器（Flash Memory）的概念，即通过按块（sector）擦除按位写入来实现高速擦除能力，并且消除了EEPROM (Erasable Programmable Read-only memory：可擦可写入只读存储器)中必需的选择管，从而具有更小的存储单元尺寸。快闪存储器出现以后，以其高写入速度、高集成度和优越的性能迅速得到发展。Intel公司在1988年提出了ETOX结构闪存单元 (ETOX：Electron Tunneling Oxide device，电子隧穿氧化物器件)，成为至今大部分的浮栅型闪存单元结构的发展基础。

然而，浮栅型快闪存储器具有如下缺点：工艺较为复杂；由于闪存单元中的浮栅结构的存在增加了栅结构的纵向高度，不利于按比例缩小工艺尺寸和单元面积；同时因为浮栅的导电性，存储的电荷可以在浮栅中自由移动，因而不利于提高存储器的可靠性。为解决浮栅型快闪存储器的工艺复杂、可靠性差等问题，研究人员提出一种利用氮化硅介质存储电荷的电荷俘获型存储器（CTM：Charge-Trapping-Memory），也称为SONOS型（Silicon-Oxide-Nitride-Oxide-Silicon：硅-氧化物-氮化物-氧化物-硅）快闪存储器。基于此，B.Eitan等人在2000年提出了一种两位存储单元结构NROM (Nitride-Read-Only-Memory：氮化硅只读存储器)，该单元结构利用绝缘氮化硅存储介质不导电的特性在一个存储晶体管的源极端和漏极端分别实现两个存储位，然而该单元结构存在其中两个存储位相互干扰，器件尺寸无法缩小等缺点。

然而，现有的浮栅型ETOX快闪存储器和SONOS型NROM快闪存储器都存在工艺尺寸无法缩小、单元面积大、写入功耗大及阵列面积开销大的问题，无法实现吉比特（Gb）容量以上的高密度集成。

随着移动智能终端、可穿戴设备、智能传感器网络等应用的迅速发展，对快闪存储器的功耗、存储容量、成本均提出了更高的要求，因此需要一种具有功耗低、单元面积小、工艺尺寸可缩小、阵列集成密度高、容量大等优点的快闪存储器技术。

发明内容

在本背景技术部分中公开的以上信息仅用于理解发明构思的背景，并且因此它可能包含不构成现有技术的信息。

为了解决现有技术中存在的以上问题，本公开提出了闪存单元的擦除方法。