[发明专利]半导体存储装置

说明书

一个实施方式的半导体存储装置，包括存储器元件、位线、读出放大器以及电位生成电路。存储器元件包括具有第1端以及第2端的电容器和第1晶体管。第1晶体管具有第3端以及第4端，第4端与第1端连接，包含氧化物半导体。位线与第3端连接。读出放大器与位线连接，连接于第1电位的第1节点以及比第1电位低的第2电位的第2节点之间。电位生成电路构成为将与第1电位和第2电位之差的中间的大小的第3电位不同的第4电位供给到第2端。

关联申请的引用

本申请以在2021年03月24日先申请的日本专利申请第2021-50690号的优先权的权利为基础，且主张该权利，其内容整体通过引用包含于此。

技术领域

实施方式大致涉及半导体存储装置。

背景技术

作为存储装置，已知有DRAM(Dynamic Random Access Memory，动态随机存取存储器)。DRAM的存储器元件包括电容器和晶体管。存储器元件根据积蓄于电容器的电荷而保持数据。基于数据读出对象的存储器元件的数据的电位被读出放大器放大，由此判断所存储的数据。

发明内容

一个实施方式要提供抑制误动作的半导体存储装置。

一个实施方式的半导体存储装置，包括存储器元件、位线、读出放大器以及电位生成电路。上述存储器元件包括具有第1端以及第2端的电容器和第1晶体管。上述第1晶体管具有第3端以及第4端，上述第4端与上述第1端连接，包含氧化物半导体。上述位线与上述第3端连接。上述读出放大器与上述位线连接，连接于第1电位的第1节点以及比上述第1电位低的第2电位的第2节点之间。上述电位生成电路构成为将与上述第1电位和上述第2电位之差的中间的大小的第3电位不同的第4电位供给到上述第2端。

根据上述结构，能够提供抑制误动作的半导体存储装置。

附图说明

图1示出第1实施方式的半导体存储装置的功能块以及关联的构成要素。

图2示出第1实施方式的存储器元件的构成要素以及构成要素的连接。

图3示出第1实施方式的存储器元件以及参考用的存储器元件中的漏电流。

图4示出第1实施方式的读出放大器的一部分的构成要素以及构成要素的连接。

图5示出第1实施方式的位线的电位的一部分以及从电位生成电路输出的电位。

图6沿着时间示出第1实施方式的半导体存储装置的几个要素的数据读出期间的电位。

图7沿着时间示出参考用的半导体存储装置的几个要素的电位。

图8示出第2实施方式的读出放大器的一部分的构成要素以及构成要素的连接及关联的构成要素。

图9示出第2实施方式的电位生成电路的构成要素以及构成要素的连接及关联的构成要素。

图10沿着时间示出第2实施方式的半导体存储装置的几个要素的数据读出的期间的电位。

图11沿着时间示出参考用的半导体存储装置的几个要素的电位。

图12示出第2实施方式的变形例的电位生成电路的构成要素以及构成要素的连接及关联的构成要素。

图13示出第3实施方式的电位生成电路的构成要素以及构成要素的连接及关联的构成要素。

具体实施方式

以下，参照附图描述实施方式。在以下的描述中，具有大致相同的功能以及结构的构成要素附加相同的参照符号，有时省略重复的说明。有时为了将具有大致相同的功能以及结构的多个构成要素相互进行区分，对参照符号的末尾进一步附加数字或者字符。