[发明专利]一种半导体器件

说明书

本申请提供一种半导体器件，涉及半导体技术领域，包括：半导体层包括有源区和位于有源区外围的无源区；可以在漏极测试焊盘中通过漏极底层金属、介质层和漏极顶层金属形成电容结构，同理，也可以在栅极测试焊盘中通过栅极底层金属、介质层和栅极顶层金属形成电容结构，然后将栅极底层金属和漏极底层金属分别与源极测试焊盘通过导电结构连接。如此，在直流测试过程中，便可以在源极测试焊盘和漏极测试焊盘之间、在源极测试焊盘和栅极测试焊盘之间形成导电结构和电容串联的电路，形成交流信号接地的泄露通道，利用该电路能够使得外部测试电路引入的交流噪声信号及时接地，从而抑制半导体器件在直流测试时自激问题的发生。

技术领域

本申请涉及半导体技术领域，具体而言，涉及一种半导体器件。

背景技术

随着半导体器件的高度集成，人们着力于提高半导体的制备良率。在半导体制备过程中，通常会在器件上设置有源极测试焊盘、漏极测试焊盘以及栅极测试焊盘，从而实现在晶圆切割前对器件进行直流测试。

现有直流测试时，通过外部测试电路容易引入交流噪声，导致器件在直流测试时容易发生自激问题。

发明内容

本申请的目的在于，针对上述现有技术中的不足，提供一种半导体器件，利用直流测试焊盘加入无源器件，从而抑制直流测试时器件自激问题的发生。

为实现上述目的，本申请实施例采用的技术方案如下：

本申请实施例的一方面，提供一种半导体器件，包括：衬底；设置于衬底上的半导体层，半导体层包括有源区和位于有源区外围的无源区；设置于半导体层无源区的源极测试焊盘、漏极测试焊盘和栅极测试焊盘，漏极测试焊盘包括层叠设置的漏极底层金属和漏极顶层金属，栅极测试焊盘包括层叠设置的栅极底层金属和栅极顶层金属，在漏极底层金属和漏极顶层金属、栅极底层金属和栅极顶层金属之间分别设置有介质层，栅极底层金属和漏极底层金属分别与源极测试焊盘通过导电结构连接。

可选的，源极测试焊盘包括层叠设置的源极底层金属和源极顶层金属，源极底层金属分别通过导电结构与栅极底层金属和漏极底层金属连接。

可选的，在源极底层金属和源极顶层金属之间设置有介质层。

可选的，导电结构横跨于半导体层上的切割道。

可选的，在栅极底层金属和半导体层之间、漏极底层金属和半导体层之间分别设置有欧姆金属，导电结构包括位于半导体层无源区的二维电子气电阻，栅极底层金属和漏极底层金属分别与源极测试焊盘通过二维电子气电阻电性连接。

可选的，导电结构还包括第一折线电感和第二折线电感，栅极底层金属与源极测试焊盘通过二维电子气电阻和第一折线电感串联，漏极底层金属与源极测试焊盘通过二维电子气电阻和第二折线电感串联。

可选的，导电结构包括设置于半导体层无源区的薄膜电阻，栅极底层金属和漏极底层金属分别与源极测试焊盘通过薄膜电阻电性连接。

可选的，电阻为折线电阻。

可选的，电阻的材质为氮化钽或镍铬合金。

可选的，在半导体层无源区还设置有栅极打线焊盘，栅极打线焊盘依次通过连接金属和薄膜电阻与栅极顶层金属串联；在半导体层无源区还设置有漏极打线焊盘，漏极打线焊盘通过连接金属与漏极底层金属串联。

可选的，连接金属横跨于半导体层上的切割道。

本申请的有益效果包括：