[发明专利]一种改善FinFET器件阈值电压适配和交流性能的方法

说明书

本发明提供一种改善FinFET器件阈值电压适配和交流性能的方法，位于源区外延区和漏区外延区之间的栅极结构；覆盖栅极结构的第一层间介质层；对栅极结构平坦化露出栅极顶部；对金属栅和功函数层进行回刻，形成凹槽；沉积覆盖凹槽、栅极结构及第一层间介质层的第一阻挡层；在凹槽中形成氧栓塞，沉积覆盖第一层间介质层、栅极结构及氧栓塞的第二阻挡层；在第二阻挡层上形成第二层间介质层；在源区外延区和漏区外延区分别引出接触线。本发明可以提高器件的交流性能；避免氟进入高K介质层与氧发生反应恶化器件的阈值电压；提高栅极至金属层隔离表现，提高SRAM和逻辑电路的良率；简化了工艺；避免了栓塞中空洞的出现；增加了阻挡效果。

技术领域

本发明涉及半导体技术领域，特别是涉及一种改善FinFET器件阈值电压适配和交流性能的方法。

背景技术

现有技术中的FINFET制作过程中，通常使用SiN作为栅极的栓塞，使用SiN栓塞的好处是可以提高器件的交流性能；可以减少氧气，氟进入HK层与氧发生反应，恶化器件的阈值电压；提高栅极至金属层隔离表现，提高SRAM和逻辑电路的良率。

但是使用SiN栓塞也同时存在以下问题：SiN栓塞的沉积通常会出现空洞，特别是当技术节点缩小至20nm以下；当SiN栓塞研磨时，其残留物会进入SiN空洞中，导致缺陷增多；在金属栅极接触孔刻蚀过程中，SiN栓塞会由于其空洞的存在而产生破裂，这将导致器件的阈值电压不稳定。

因此，需要提出一种新的方法来解决上述问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善FinFET器件阈值电压适配和交流性能的方法，用于解决现有技术中在FinFET器件制造过程中使用SiN栓塞导致器件性能下降的问题。

为实现上述目的及其他相关目的，本发明提供一种改善FinFET器件阈值电压适配和交流性能的方法，至少包括：

步骤一、提供MOS结构，所述MOS结构至少包括：基底；位于所述基底上的源区外延区和漏区外延区；位于所述源区外延区和漏区外延区之间的栅极结构；所述栅极结构至少包括：金属栅；包围所述金属栅侧壁和底部的功函数层；依附于所述功函数层侧壁的内侧墙；依附于所述内侧墙侧壁的SiN侧墙；

所述栅极结构的所述SiN侧墙的侧壁形成有外侧墙；所述基底上形成有覆盖所述栅极结构的第一层间介质层；对所述栅极结构进行上表面平坦化，露出所述栅极顶部；

步骤二、对所述金属栅和功函数层进行回刻，形成凹槽；

步骤三、沉积第一阻挡层，所述第一阻挡层覆盖所述凹槽表面、栅极结构上表面以及所述第一层间介质层上表面；

步骤四、在所述凹槽中形成氧栓塞，并研磨使其上表面平坦化；

步骤五、沉积第二阻挡层，所述第二阻挡层覆盖所述第一层间介质层、所述栅极结构上表面以及所述氧栓塞上表面；之后在所述第二阻挡层上表面形成第二层间介质层；

步骤六、在所述源区外延区和漏区外延区分别引出接触线。

优选地，步骤一中的所述功函数层包括HfO2层。

优选地，步骤一中的所述内侧墙为低K介质层。

优选地，步骤一中的所述外侧墙为低K介质层。

优选地，步骤一中的所述内侧墙的介电常数值约为5。

优选地，步骤一中的所述外侧墙的介电常数值约为5。

优选地，步骤一中的所述SiN侧墙的厚度为2～8nm。

优选地，步骤一中的所述SiN侧墙和外侧墙延伸至所述源区外延区和所述漏区外延区的上表面。