[发明专利]一种改善FinFET器件阈值电压适配和交流性能的方法

权利要求书

1.一种改善FinFET器件阈值电压适配和交流性能的方法，其特征在于，至少包括：

步骤一、提供MOS结构，所述MOS结构至少包括：基底；位于所述基底上的源区外延区和漏区外延区；位于所述源区外延区和漏区外延区之间的栅极结构；所述栅极结构至少包括：金属栅；包围所述金属栅侧壁和底部的功函数层；依附于所述功函数层侧壁的内侧墙；依附于所述内侧墙侧壁的SiN侧墙；

所述栅极结构的所述SiN侧墙的侧壁形成有外侧墙；所述基底上形成有覆盖所述栅极结构的第一层间介质层；对所述栅极结构进行上表面平坦化，露出所述栅极顶部；

步骤二、对所述金属栅和功函数层进行回刻，形成凹槽；

步骤三、沉积第一阻挡层，所述第一阻挡层覆盖所述凹槽表面、栅极结构上表面以及所述第一层间介质层上表面；

步骤四、在所述凹槽中形成氧栓塞，并研磨使其上表面平坦化；

步骤五、沉积第二阻挡层，所述第二阻挡层覆盖所述第一层间介质层、所述栅极结构上表面以及所述氧栓塞上表面；之后在所述第二阻挡层上表面形成第二层间介质层；

步骤六、在所述源区外延区和漏区外延区分别引出接触线。

2.根据权利要求1所述的用于减少寄生电容的FinFET的空气侧墙制作方法，其特征在于：步骤一中的所述功函数层包括HfO2层。

3.根据权利要求1所述的用于减少寄生电容的FinFET的空气侧墙制作方法，其特征在于：步骤一中的所述内侧墙为低K介质层。

4.根据权利要求1所述的用于减少寄生电容的FinFET的空气侧墙制作方法，其特征在于：步骤一中的所述外侧墙为低K介质层。

5.根据权利要求1所述的用于减少寄生电容的FinFET的空气侧墙制作方法，其特征在于：步骤一中的所述内侧墙的介电常数值约为5。

6.根据权利要求1所述的用于减少寄生电容的FinFET的空气侧墙制作方法，其特征在于：步骤一中的所述外侧墙的介电常数值约为5。

7.根据权利要求1所述的用于减少寄生电容的FinFET的空气侧墙制作方法，其特征在于：步骤一中的所述SiN侧墙的厚度为2～8nm。

8.根据权利要求1所述的用于减少寄生电容的FinFET的空气侧墙制作方法，其特征在于：步骤一中的所述SiN侧墙和外侧墙延伸至所述源区外延区和所述漏区外延区的上表面。

9.根据权利要求1所述的用于减少寄生电容的FinFET的空气侧墙制作方法，其特征在于：步骤一中平坦化所述栅极结构上表面的方法为化学机械研磨法。

10.根据权利要求1所述的改善FinFET器件阈值电压适配和交流性能的方法，其特征在于：步骤三中的所述第一阻挡层为SiN、SiON、SiC、SiCN、SiCBN、SiCOBN、Al2O3、ZrO2中的一种。

11.根据权利要求1所述的改善FinFET器件阈值电压适配和交流性能的方法，其特征在于：该方法用于7nm及其以上技术节点的工艺。