[发明专利]三电平半导体开关管门极驱动电路

说明书

本发明公开了一种三电平半导体开关管门极驱动电路，包括4个MOS管，分别称为M1、M2、M3、M4，M1与M2的漏极相连，M1与M2的栅极相连，M1和M2的源极共同连接有PWM信号A；M3与M4的漏极相连，M3与M4的栅极相连，M3和M4的源极共同连接有PWM信号B；M1和M2的漏极共同通过电容C与M3的源极连接；Vcc的负极与Vee的正极相连并且接地，Vcc的正极与M1的源极连接，Vcc的正极通过二极管D与M3的源极及电容C连接；M3和M4的漏极共同输出驱动电路的输出信号。本发明的驱动电路结构所需的器件更少，成本更低，有效减小系统的开关损耗。

技术领域

本发明属于电力电子技术领域，涉及一种三电平半导体开关管门极驱动电路。

背景技术

近几年快速发展的宽禁带半导体包括SiC-MOSFET与GaN-HEMT等，具有高开关速度、低开关损耗、热稳定性好，热导率高等优势，已广泛应用于航空电源、新能源汽车变换器射频与微波等领域，为实现高功率密度、高效率的电力电子设备提供了条件。

为进一步提升宽禁带器件如SiC-MOSFET开关的频率、效率和功率密度，重点是降低在高频工况下开关损耗，然而多个SiC-MOSFET并联或者SiC-MOSFET/Si-IGBT混合并联应用时，现有的驱动电路不能提供足够的瞬时电流，使得开关损耗增加，成为降低开关损耗的主要瓶颈，亟需克服。

发明内容

本发明的目的是提供一种三电平半导体开关管门极驱动电路，解决了现有技术中在多个SiC-MOSFET并联或SiC-MOSFET/Si-IGBT并联应用时难以提供足够大的开通电流，开关损耗大，驱动电路触发模式少，无法适用更多的工况需求的问题。

本发明所采用的技术方案是，一种三电平半导体开关管门极驱动电路，包括4个MOS管，分别称为M1、M2、M3、M4，其中的M2和M4为低压N沟道MOSFET，M1和M3为低压P沟道MOSFET；M1的漏极与M2的漏极相连，M1的栅极与M2的栅极相连，M1的源极和M2的源极共同连接有PWM信号A；M3的漏极与M4的漏极相连，M3的栅极与M4的栅极相连，M3的源极和M4的源极共同连接有PWM信号B；M1的漏极和M2的漏极共同通过电容C与M3的源极连接；Vcc的负极与Vee的正极相连并且接地，Vcc的正极与M1的源极连接，Vcc的正极通过二极管D与M3的源极及电容C连接；M3的漏极和M4的漏极共同输出驱动电路的输出信号。

本发明的三电平半导体开关管门极驱动电路，其特征还在于：

所述的PWM信号A是由负载电路中M6的漏极与源极的电压经过比较器处理后得到，该PWM信号A用于驱动M1和M2，当PWM信号A为高电平时，M2导通，当PWM信号A为低电平时，M1导通。

所述的PWM信号B由脉冲电源提供，该PWM信号B用于驱动M3和M4，当PWM信号B为高电平时，M4导通，当PWM信号B为低电平时，M3导通。

所述的Vcc与Vee都是正电压的直流电压源。

所述的输出信号与负载电路直接相连。

本发明的有益效果是，1)在同样具有三电平驱动功能的驱动电路中，本发明的驱动电路结构所需的器件更少，成本更低；2)通过调节RC延迟网络参数变化实现多个触发模式，既适用于驱动多个SiC-MOSFET并联，也可满足SiC-MOSFET与Si-IGBT混合并联应用的模式需求；3)在开关管开通过程中可以提供更大的驱动电流，可有效减小系统的开关损耗，提高系统效率。

附图说明

图1是本发明门极驱动电路及负载电路实施例的拓扑结构图；

图2a是本发明在Si-IGBT开通延时、Si-MOSFET关断延时的波形图；

图2b是本发明在SiC-MOSFET和Si-IGBT同时开通，Si-MOSFET关断延时的波形图；