[发明专利]双埋氧绝缘体上硅DSOI晶圆制备方法

说明书

本发明公开了一种双埋氧绝缘体上硅DSOI晶圆制备方法，包括：提供多个原始晶圆；采用所述原始晶圆制备获得底层晶圆；对所述底层晶圆进行指定区域P掺杂及金属淀积处理，得到具备PNP结构的中间晶圆；对所述原始晶圆进行热氧化及注氢处理，得到顶层晶圆；采用所述顶层晶圆和所述具备PNP结构的中间晶圆，制备获得具备浮体PNP结构的双埋氧绝缘体上硅DSOI晶圆。采用本申请，能解决现有技术中传统ESD保护需占据片上面积、浪费片上资源的问题。

技术领域

本发明涉及半导体技术领域，尤其涉及一种双埋氧绝缘体上硅DSOI晶圆制备方法。

背景技术

静电放电(Electrical-static discharge，ESD)是指两个具有不同静电电位的物体，由于直接接触或静电感应的方式造成电荷转移，抵消电位差的过程，其通常往往伴随着强大的尖峰脉冲电流。

ESD对微电子器件(半导体器件)的影响常见的有以下两种：一种是人体在活动时身体和衣服之间的摩擦产生摩擦电荷，当人体在释放静电前接触对ESD敏感的元器件时，摩擦电荷会冲击元器件造成损坏。另一种是微电子器件在自动化生产过程中产生的电荷，当这部分电荷通过低阻区域泄放时会损伤器件，或者通过感应使对ESD敏感的器件的金属部分带电造成损伤。对元器件的损伤往往伴随尖峰电流带来的高热量导致的器件热失效，或是ESD感生出的高压电导致介质击穿，在这个过程中也会产生大电流，造成热失效。因此，在微电子器件中设置ESD保护是必须的。

目前，传统ESD保护需布置在器件层，例如部署在双埋氧绝缘体上硅(DoubleSilicon on insulator，DSOI)的顶层硅上。在实践中发现，传统ESD保护电路部署比较占据片上面积，浪费片上资源。

发明内容

本申请实施例通过提供一种具备浮体PNP结构的双埋氧绝缘体上硅DSOI晶圆制备方法，解决了现有技术中传统ESD保护需占据片上面积、浪费片上资源的问题，本申请通过设计浮体PNP结构来实现ESD保护，从而在实现ESD保护的同时，还节省了片上面积。

一方面，本申请通过本申请的一实施例提供一种双埋氧绝缘体上硅DSOI晶圆制备方法，所述方法包括：

提供多个原始晶圆；

采用所述原始晶圆制备获得底层晶圆；

对所述底层晶圆进行指定区域P掺杂及金属淀积处理，得到具备PNP结构的中间晶圆；

对所述原始晶圆进行热氧化及注氢处理，得到顶层晶圆；

采用所述顶层晶圆和所述具备PNP结构的中间晶圆，制备获得具备浮体PNP结构的双埋氧绝缘体上硅DSOI晶圆。

可选地，所述采用所述原始晶圆制备获得底层晶圆包括：

采用所述原始晶圆制备获得处理晶圆；

在所述处理晶圆的表面上键合所述原始晶圆，得到键合后的晶圆；

对所述键合后的晶圆进行热氧化处理，得到处理后的所述底层晶圆。

可选地，所述采用所述原始晶圆制备获得处理晶圆包括：

对所述原始晶圆进行热氧化及注氢处理，得到第一晶圆；

将所述第一晶圆翻面与所述原始晶圆键合，得到第二晶圆；

采用层转移工艺将所述第二晶圆上多余的上层晶圆切割掉，得到切割后的所述处理晶圆。

可选地，所述对所述底层晶圆进行指定区域P掺杂及金属淀积处理，得到具备PNP结构的中间晶圆包括：

对所述底层晶圆进行刻蚀掩膜，得到所述底层晶圆上的两个空洞；

对所述底层晶圆上的两个空洞进行P掺杂及N区刻蚀，得到掺杂晶圆；