[发明专利]制备三维存储器的方法

说明书

本申请公开了制备三维存储器的方法。该方法包括：在衬底上形成下部叠层结构并且在下部叠层结构的远离衬底的一侧上形成连接层；形成穿透下部叠层结构的第一沟道孔和穿透连接层的贯穿孔；利用扩孔插塞作为蚀刻阻挡结构扩大贯穿孔的至少部分的孔径，以形成第二沟道孔；以及利用气体对第二沟道孔的内侧表面的至少部分以及扩孔插塞的侧表面的至少部分中的至少之一进行表面处理改性。通过根据本申请的制备三维存储器的方法，能够在后续加工工艺中减少对下部叠层结构中的沟道孔的内侧壁的损伤。

技术领域

本申请涉及半导体设计及制造领域，具体涉及制备三维存储器(3D NAND)的方法。

背景技术

随着3D NAND结构中氮化物-氧化物(NO)层的数量增加，目前工艺中普遍采用分布叠加的方式来构筑128层WL层以上的NAND产品。在具体工艺中，可以在下部沟道孔(LowChanel Hole)的顶端执行扩孔工艺，从而可有效提高下部沟道孔和上部沟道孔(Up ChanelHole)在蚀刻(Etch)过程中的连接准确性。

前期研究发现，采用多晶硅插塞(Poly-Plug)阻挡扩孔技术可以有效实现对下部沟道孔的扩孔。在多晶硅插塞阻挡扩孔技术中，由多晶硅(Poly-Silicon)形成的后续将被牺牲的插塞将下部沟道孔与上部沟道孔串联，并且在蚀刻过程中被去除，即充当牺牲多晶硅(Sac.Poly)，从而有效保证了上部沟道孔与下部沟道孔的完整串通。

然而，随着NO层的增加，多晶硅插塞存在对晶圆弯曲度(wafer bow)值的控制较差、去除工艺流程复杂、自身后期去除难、应力大等缺点。相比之下，采用碳插塞(Carbon-Plug)的扩孔工艺，无论在对晶圆弯曲度值的控制上，还是在后期去除工艺中均存在明显优势。因此，进一步研究开发碳插塞技术具有显著的现实意义。

因此，有必要基于碳插塞技术进一步研究如何在后续加工工艺中避免对下部沟道孔的内侧壁造成损伤。

应当理解，该背景技术部分旨在部分地为理解该技术提供有用的背景。然而，该背景技术部分也可以包括在本文中所公开的主题的相应有效申请日之前不属于相关领域的技术人员已知或了解的内容的一部分的观点、构思或认识。

发明内容

本申请提供了能够至少部分克服现有技术中的至少一个上述缺陷的制备三维存储器的方法。

本申请的第一方面提供了一种制备三维存储器的方法，所述方法可包括：在衬底上形成下部叠层结构并且在所述下部叠层结构的远离所述衬底的一侧上形成连接层；形成穿透所述下部叠层结构的第一沟道孔和穿透所述连接层的贯穿孔；利用扩孔插塞作为蚀刻阻挡结构扩大所述贯穿孔的至少部分的孔径，以形成第二沟道孔；以及利用气体对所述第二沟道孔的内侧表面的至少部分以及所述扩孔插塞的侧表面的至少部分中的至少之一进行表面处理改性。

在某些可选实施方式中，所述方法还包括：在对所述扩孔插塞的侧表面进行所述表面处理改性之前，利用所述气体部分地去除所述扩孔插塞以暴露所述贯穿孔的一部分。

在某些可选实施方式中，所述表面处理改性使得所述扩孔插塞的侧表面的所述至少部分形成C-H键。

在某些可选实施方式中，所述方法包括：在所述第一沟道孔中填充第一牺牲插塞；对所述第二沟道孔的内侧表面进行所述表面处理改性；以及在所述第二沟道孔中填充第二牺牲插塞，使得所述第二牺牲插塞与所述第二沟道孔的内侧表面发生化学键合。

在某些可选实施方式中，所述表面处理改性使得所述第二沟道孔的内侧表面形成第一化学键；以及所述化学键合使得所述第二沟道孔的内侧表面形成不同于所述第一化学键的第二化学键。

在某些可选实施方式中，所述第一化学键的活性大于所述第二化学键的活性。

在某些可选实施方式中，所述第一化学键为Si-H键，以及所述第二化学键为Si-C键。