[发明专利]漏电测试结构及漏电测试方法

说明书

本发明提供一种漏电测试结构及漏电测试方法，所述漏电测试结构包括衬底，所述衬底内形成有第一阱区和第二阱区；所述漏电测试结构还包括形成于所述第二阱区和所述第一阱区之间的第一浅沟槽隔离结构、形成于所述第一阱区内的第一源漏区、形成于所述第二阱区内的多个第二源漏区以及形成于所述衬底上的测试栅极。在漏电测试方法中，使多个所述漏电测试结构的设计尺寸不同，并对每个所述漏电测试结构进行测试，可以得到每个所述漏电测试结构中的漏电流，并根据每个所述漏电测试结构中的漏电流得到所述设计尺寸与所述漏电测试结构中的漏电流的对应关系，进而可反映出因半导体器件的内部设计而导致的寄生漏电等问题。

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种漏电测试结构及漏电测试方法。

背景技术

半导体工艺在集成电路设计或工艺技术平台开发中，通常需要通过多种漏电测试结构来反映半导体器件的电路设计和工艺能力是否正常，不同的漏电测试结构可反映不同的器件特性，从而可根据器件特性改善半导体器件中的电路设计或者工艺。漏电问题是半导体器件中不可忽略的问题，特别是半导体器件的寄生漏电。

在测试半导体器件的漏电时，通常采用如图1所示的漏电测试结构（目前业界采用的较多漏电测试结构），该漏电测试结构包括半导体衬底10，位于所述半导体衬底10内的阱区20，位于所述阱区20内的浅沟槽隔离结构30，位于所述阱区20内的源区40和漏区50，所述源区40和所述漏区50分别位于所述浅沟槽隔离结构30的两侧，以及位于所述半导体衬底上的栅极60，所述栅极60覆盖所述浅沟槽隔离结构30。该漏电测试结构仅能够测试栅极60与浅沟槽隔离结构30之间形成的寄生漏电，其只能反映栅极60在施加电压以后，因浅沟槽隔离结构30被反型而产生的漏电流，而无法反映因半导体器件的内部设计而导致的寄生漏电等问题。

发明内容

本发明的目的在于提供一种漏电测试结构及漏电测试方法，以解决现有的漏电测试结构无法反映因半导体器件的内部设计而导致的寄生漏电等问题。

为解决上述技术问题，本发明提供一种漏电测试结构，包括：衬底，所述衬底内形成有第一导电类型的第一阱区和第二导电类型的第二阱区，所述第一阱区与所述第二阱区相邻，且所述第二导电类型与所述第一导电类型的导电类型相反；第一浅沟槽隔离结构，形成于所述第一阱区和所述第二阱区之间，以隔离所述第一阱区和所述第二阱区；第一导电类型的第一源漏区，形成于所述第一阱区内；以及，第一导电类型的多个第二源漏区，形成于所述第二阱区内且沿着第一方向依次间隔设置，且所述多个第二源漏区与所述第一源漏区分别形成于所述第一浅沟槽隔离结构的两侧；测试栅极，形成于所述衬底上，沿着第二方向延伸且至少覆盖部分所述第一源漏区及一个第二源漏区，其中，所述第二方向与所述第一方向垂直。

可选的，在所述的漏电测试结构中，所述漏电测试结构还包括形成于所述第二阱区内的第二浅沟槽隔离结构，以及形成于所述第二阱区内的第二导电类型的第三源漏区，所述第三源漏区通过所述第二浅沟槽隔离结构与多个所述第二源漏区隔离。

可选的，在所述的漏电测试结构中，所述漏电测试结构还包括多个接触结构，所述多个接触结构分别形成于所述第一源漏区上、所述第二源漏区上、所述第三源漏区上和所述测试栅极上。

可选的，在所述的漏电测试结构中，所述第一导电类型为N型，所述第二导电类型为P型，或者，所述第一导电类型为P型，所述第二导电类型为N型。

基于同一发明构思，本发明还提供一种漏电测试方法，所述漏电测试方法包括：提供多个如上所述的漏电测试结构，多个所述漏电测试结构的设计尺寸不同；以及，对每个所述漏电测试结构进行测试，以得到每个所述漏电测试结构中的漏电流，并根据每个所述漏电测试结构中的漏电流得到所述设计尺寸与所述漏电测试结构中的漏电流的对应关系。