[发明专利]集成电路封装件和方法

说明书

提供了封装结构及其形成方法。一种方法包括在插件晶圆的第一面上形成第一电连接器和第二电连接器。使用第一电连接器，将集成电路管芯接合至插件晶圆的第一面。邻近集成电路管芯，将加强件结构连接至插件晶圆的第一面。在平面图中，加强件结构覆盖第二电连接器。用第一密封剂密封集成电路管芯和加强件结构。将插件晶圆和加强件结构单个化，以形成堆叠结构。本申请的实施例提供了集成电路封装件和方法。

技术领域

本申请的实施例涉及集成电路封装件和方法。

背景技术

由于各种电子组件(例如晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速的增长。大多数情况下，集成密度的提高可以从迭代减小最小特征尺寸、从而允许更多组件集成至给定区域中来获得。随着对缩小的电子器件的需求的增长，已经出现了对更小并且更具创造性的半导体管芯的封装技术的需求。这种封装系统的一个示例是封装上封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部，以提供高级别的集成度和组件密度。PoP技术通常能够在印刷电路板(PCB)上生产具有增强的功能和小的占位面积的半导体器件。

发明内容

本申请的实施例提供一种方法，包括：在插件晶圆的第一面上形成第一电连接器和第二电连接器；使用所述第一电连接器，将集成电路管芯接合至所述插件晶圆的所述第一面；邻近所述集成电路管芯，将加强件结构连接至所述插件晶圆的所述第一面，在平面图中，所述加强件结构覆盖所述第二电连接器；用第一密封剂密封所述集成电路管芯和所述加强件结构；以及将所述插件晶圆和所述加强件结构单个化，以形成堆叠结构。

本申请的实施例提供一种方法，包括：在插件晶圆的第一面上形成第一电连接器，所述插件晶圆包括管芯区和划线区，每个所述划线区介于相邻的所述管芯区之间；使用第一组所述第一电连接器，将集成电路管芯的有源面接合至所述管芯区的第一管芯区中的所述插件晶圆的所述第一面；邻近所述集成电路管芯，将加强件结构连接至所述插件晶圆的所述第一面，在平面图中，所述加强件结构与所述第一管芯区和邻近所述第一管芯区的所述划线区的第一划线区重叠，第二组所述第一电连接器介于所述加强件结构和所述插件晶圆之间；用第一密封剂密封所述集成电路管芯和所述加强件结构，所述集成电路管芯的背面与所述第一密封剂的第一面齐平；在所述插件晶圆的第二面上形成第二电连接器，所述插件晶圆的所述第二面与所述插件晶圆的所述第一面相对；将所述插件晶圆的所述第一管芯区从所述插件晶圆的其他管芯区单个化，以形成堆叠结构；以及用第二密封剂密封所述堆叠结构，所述第二密封剂沿着所述堆叠结构的侧壁延伸，所述第二密封剂具有第一表面和与所述第一表面相对的第二表面，所述第二密封剂的所述第一表面与所述第二电连接器的暴露表面齐平。

本申请的实施例还提供一种结构，包括：堆叠结构，所述堆叠结构包括：插件管芯；集成电路管芯，接合至所述插件管芯的第一面；加强件结构，连接至所述插件管芯的所述第一面，所述加强件结构包括：第一部分，在平面图中沿着所述插件管芯的第一边缘延伸，所述第一部分的第一侧壁与所述插件管芯的第一侧壁共面；以及第二部分，在所述平面图中沿着所述插件管芯的第二边缘延伸，所述第二部分的第一侧壁与所述插件管芯的第二侧壁共面，所述第二部分与所述第一部分间隔开；以及第一密封剂，沿着所述集成电路管芯的侧壁、所述加强件结构的所述第一部分的第二侧壁、和所述加强件结构的所述第二部分的第二侧壁延伸，其中，所述加强件结构的所述第一部分的所述第二侧壁与所述加强件结构的所述第一部分的所述第一侧壁相对，并且其中，所述加强件结构的所述第二部分的所述第二侧壁与所述加强件结构的所述第二部分的所述第一侧壁相对。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据一些实施例的集成电路管芯的截面图；

图2、图3、图4A-图4C、和图5-图10示出了根据一些实施例的在用于形成晶圆级堆叠结构的工艺期间的中间步骤的平面图和截面图；