[发明专利]半导体器件、存储器件及其形成方法在审
| 申请号： | 202110678836.7 | 申请日： | 2021-06-18 |
| 公开（公告）号： | CN113488541A | 公开（公告）日： | 2021-10-08 |
| 发明（设计）人： | 孙宏彰;赖昇志;杨子庆;江昱维;蒋国璋 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/786;H01L27/11587;H01L27/1159;H01L27/11597 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 存储 器件 及其 形成 方法 | ||
1.一种半导体器件，包括：
介电层，具有第一表面和与所述第一表面相对的第二表面；
导电层，设置在所述介电层的所述第一表面上；
电极层，设置在所述介电层的所述第二表面上；以及
氧化物半导体层，设置在所述介电层的所述第二表面和所述电极层之间，其中，所述氧化物半导体层包括由公式1表示的材料：
InxSnyTizMmOn [公式1]
其中，在公式1中，0x1，0≤y1，0z1，0m1，0n1，并且M表示至少一种金属。
2.根据权利要求1所述的半导体器件，其中，所述氧化物半导体层包括包含所述由公式1表示的材料的第一子层以及包含所述由公式1表示的材料的第二子层，并且所述第一子层和所述第二子层具有不同的所述由公式1表示的材料的组分比。
3.根据权利要求2所述的半导体器件，其中，所述第一子层是晶体层并且所述第二子层是非晶层。
4.根据权利要求1所述的半导体器件，其中，所述金属M是Sc、V、Cr、Cu、Y、Nb、Ru、Ag和W中的至少一种。
5.根据权利要求1所述的半导体器件，其中，公式1中的x、y和m之和(x+y+m)小于z。
6.根据权利要求1所述的半导体器件，其中，所述介电层包括铁电材料，并且所述铁电材料为氧化铪、氧化铪锆或掺硅氧化铪。
7.一种存储器件，包括：
多层堆叠件，设置在衬底上并包括交替堆叠的多个导电层与多个介电层；
多个介电柱，设置在所述衬底上并穿透所述多层堆叠件；
沟道层，位于所述多个介电柱的侧表面上，其中，所述沟道层包括由公式1表示的材料：
InxSnyTizMmOn [公式1]
其中，在公式1中，0x1，0≤y1，0z1，0m1，0n1，并且M表示至少一种金属；以及
铁电层，设置在所述沟道层与所述多个导电层和所述多个介电层中的每个之间。
8.根据权利要求7所述的存储器件，其中，所述沟道层包括包含所述由公式1表示的材料的第一子层和第二子层，所述第一子层与所述铁电层接触，并且所述第二子层与所述多个介电柱接触。
9.根据权利要求8所述的存储器件，其中，所述第一子层和所述第二子层具有不同的所述由公式1表示的材料的组分比。
10.一种形成存储器件的方法，包括：
在衬底上形成多层堆叠件，其中，所述多层堆叠件包括交替堆叠的多个介电层和多个导电层，并具有穿透其中的沟槽；
在所述沟槽的侧壁上形成铁电层，其中，所述铁电层覆盖所述多个介电层和所述多个导电层的侧壁；以及
在所述铁电层上形成沟道层，其中，所述沟道层包括由公式1表示的材料：
InxSnyTizMmOn [公式1]
其中，在公式1中，0x1，0≤y1，0z1，0m1，0n1，并且M表示至少一种金属；以及
形成穿透所述多层堆叠件的多个介电柱。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110678836.7/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
