[发明专利]集成电路

说明书

本发明提供一种集成电路，包括：封装衬底；封装在所述封装衬底上的中介层，所述中介层内形成有金属互连线和电感线圈；封装在所述中介层上的芯片；其中，所述金属互连线为如下至少一种布置：在所述芯片与封装衬底之间进行电连接；在所述芯片与芯片之间进行电连接。电感线圈不会改变芯片与下方封装衬底之间的电连接，并通过在中介层中布置电感线圈，可以实现一个电感值L和品质因素Q可控，并且符合要求的中阶层内部电感，用来去嵌整个信号链路上由于链路和焊球带来的带宽损失，实现对带宽的优化，从而能提升整个通信链路的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种集成电路。

背景技术

集成电路封装(英语：integrated circuit packaging)，简称封装，是半导体器件制造的最后阶段，之后将进行集成电路性能测试。器件的核心晶粒被封装在一个支撑物之内，这个封装可以防止物理损坏 (如碰撞和划伤)以及化学腐蚀，并提供对外连接的引脚，这样就便于将芯片安装在电路系统里。

因此，封装是将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。

先进封装工艺是现有一种封装技术，芯片通过片上的凸块与中介层相连，再通过中介层内的硅通孔连接到封装衬底，最后通过封装衬底内的走线连接到电路板。

不同于普通印刷电路板PCB(Printed circuit board)封装工艺，先进封装工艺中中介层的线宽，节点间距，焊球能做的比PCB电路板小很多，那么寄生电容的影响就会小很多，能够适应超高速芯片，特别是不同工艺节点芯片直接的连接和通信要求。

如何进一步提升先进封装技术得到的集成电路的通信性能，是业界普遍考虑的一个课题。

发明内容

本发明提供一种集成电路，用以解决现有技术中芯片带宽受限的缺陷，实现芯片通信性能优化方案。

本发明提供一种集成电路，包括：

封装衬底；

封装在所述封装衬底上的中介层，所述中介层内形成有金属互连线和电感线圈；以及

封装在所述中介层上的多个芯片；

其中，所述金属互连线为如下至少一种布置：

在所述多个芯片与所述封装衬底之间进行电连接；

在所述多个芯片之间进行电连接。

根据本发明提供一种的集成电路，所述电感线圈与所述金属互连线串联。

根据本发明提供一种的集成电路，所述电感线圈是利用所述金属互连线形成的。

根据本发明提供一种的集成电路，所述电感线圈与金属互连线是在同一制作工艺中形成的。

根据本发明提供一种的集成电路，所述电感线圈为平面螺旋结构。

根据本发明提供一种的集成电路，所述电感线圈包括叠层布置的第一金属线、第二金属线和连接所述第一金属线与第二金属线的导电插塞，所述第一金属线在所述中介层表面的投影和所述第二金属线在所述中介层表面的投影至少部分重叠。

根据本发明提供一种的集成电路，所述电感线圈在所述中介层表面的投影为八边形或正方形。

根据本发明提供一种的集成电路，所述电感线圈包括至少两个叠层线圈；

每个所述叠层线圈包括叠层布置的第一金属线、第二金属线和连接所述第一金属线与第二金属线的导电插塞，所述第一金属线在所述中介层表面的投影和所述第二金属线在所述中介层表面的投影至少部分重叠；

所述至少两个叠层线圈分别在所述中介层表面的投影相互之间呈环套设置。