[发明专利]存储器器件、集成电路器件和操作存储器单元的方法

说明书

一种存储器器件，包括：位线、源极线、多个字线、和存储器单元。该存储器单元包括并联连接在位线和源极线之间的多个存储器串。多个存储器串中的每一个包括串联连接在位线和源极线之间、并且对应地电连接至多个字线的多个存储器元件。本发明的实施例还涉及集成电路(IC)器件以及操作存储器单元的方法。

技术领域

本发明的实施例涉及存储器器件、集成电路器件和操作存储器单元的方法。

背景技术

集成电路(IC)器件包括以IC布局图表示的多个半导体器件。IC布局图是分级的，并且包括根据半导体器件设计规范执行更高级别功能的模块。模块通常由单元的组合来构建，其每一个代表配置成实施特定功能的一个或者多个半导体结构。具有预先设计的布局图的单元，有时也称为标准单元，存储在标准单元库(为了简化起见，以下称为“库”或者“单元库”)中，并且可以通过各种工具(例如电子设计自动化(EDA)工具) 进行存取，以生成、优化、和验证用于IC的设计。半导体器件和单元的示例对应地包括存储器器件和存储器单元。

发明内容

本发明的一个实施例提供一种存储器器件，包括：位线；源极线；多个字线；以及存储器单元，其中，所述存储器单元包括并联连接在所述位线和所述源极线之间的多个存储器串，并且所述多个存储器串中的每一个包括串联连接在所述位线和所述源极线之间、并且对应地电连接至所述多个字线的多个存储器元件。

本发明的另一实施例提供一种集成电路(IC)器件，所述集成电路(IC) 器件包括：多个源极线；多个字线组，每个包括第一字线和第二字线；多个位线；多个辅助导线组，每个包括第一辅助导线和第二辅助导线；

以及多个存储器单元，每个存储器单元电连接至：所述多个源极线中的对应的源极线，所述多个字线组中的对应的字线组中的所述第一字线和第二字线，所述多个位线中的对应的位线，以及所述多个辅助导线组中的对应的辅助导线组中的所述第一辅助导线和第二辅助导线，其中，所述多个存储器单元中的每一个包括：第一存储器元件，其电连接在所述对应的位线和所述对应的第一辅助导线之间，并且具有电连接至所述对应的第一字线的控制端子，第二存储器元件，其电连接在所述对应的源极线和所述对应的第二辅助导线之间，并且具有电连接至所述对应的第一字线的控制端子，第三存储器元件，其电连接在所述对应的源极线和所述对应的第一辅助导线之间，并且具有电连接至所述对应的第二字线的控制端子，以及第四存储器元件，其电连接在所述对应的位线和所述对应的第二辅助导线之间，并且具有电连接至所述对应的第二字线的控制端子。

本发明的又一实施例提供一种操作存储器单元的方法，包括：在具有并联连接在位线和源极线之间的多个存储器串的存储器单元的读取操作中，其中所述多个存储器串中的每一个包括串联连接在所述位线和所述源极线之间的多个存储器元件，并且其中每个所述存储器串的所述多个存储器元件中的每个存储器元件可编程为具有不同的电阻值，使所述存储器单元的每个所述存储器串的每个所述存储器元件导通，并且检测所述存储器单元的总电阻值，以检测所述存储器单元中所存储的数据。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的存储器器件的示意性框图；

图2是根据一些实施例的存储器单元的示意性框图；

图3是根据一些实施例的存储器单元的示意性电路图；

图4A包括根据一些实施例的处于各种编程状态的存储器单元的示意性电路图；

图4B是示出根据一些实施例的处于各种编程状态的存储器单元的不同的总电阻值的曲线图；

图5是根据一些实施例的存储器器件的示意性电路图；

图6是根据一些实施例的半导体器件的示意性透视图；