[发明专利]低位错密度高可靠性高低压CMOS自对准双阱工艺方法及器件

权利要求书

1.低位错密度高可靠性高低压CMOS自对准双阱工艺方法，其特征在于，包括以下步骤：

1)在P型衬底(16)上形成低位错密度高压N型阱注入区(11)，并在低位错密度高压N型阱注入区(11)内形成高压N型阱；在低位错密度高压N型阱注入区(11)以外区域形成自对准P型阱区(15)，并在自对准P型阱区(15)内形成P型阱；

2)在衬底(16)上形成低压N型阱注入区(19)，并在低压N型阱注入区(19)内形成低压N型阱；在低压N型阱注入区(19)以外区域形成自对准P型阱区(15)，并在自对准P型阱区(15)内形成P型阱；

3)在低位错密度高压N型阱注入区(11)和低压N型阱注入区(19)内形成P型MOS轻掺杂源漏注入区(17)和P型MOS源漏注入区(14)，并分别完成P型MOS轻掺杂源漏和P型MOS源漏的注入；

4)在低位错密度高压N型阱注入区(11)、低压N型阱注入区(19)和自对准P型阱区(15)部分表面形成n埃米的LOCOS场氧化层(20)；在低位错密度高压N型阱注入区(11)、低压N型阱注入区(19)和自对准P型阱区(15)覆盖的表面区域形成m1埃米的厚栅氧化层(12)；n0；m10；

5)在低压器件有源区域去除m1埃米厚的栅氧化层，完成清洗后形成m2埃米的低压MOS薄栅氧化层(18)；m20；

6)在厚栅氧化层(12)和低压MOS薄栅氧化层(18)上淀积f埃米的栅多晶层(13)；利用POCL3工艺完成栅多晶层掺杂；f0；

7)在栅多晶层(13)上淀积g埃米厚度的氮氧介质保护层，并采用光刻刻蚀工艺完成栅多晶层曝光刻蚀；g0；

8)对刻蚀后的栅多晶层(13)进行热氧化，并完成MOS管轻掺杂源漏注入；

9)完成栅多晶层(13)侧壁保护层复合介质淀积，并完成栅多晶侧壁回刻制作；

10)完成常规CMOS源漏注入工艺，并采用快速退火工艺激活掺杂杂质、消除薄膜应力；

11)淀积二氧化硅介质层；

12)淀积USG低介电系数膜层，改善台阶填充覆盖性能；

13)采用化学机械抛光CMP工艺完成膜层平坦化加工，并采用干法刻蚀工艺完成器件接触孔加工；

14)采用钨溅射工艺和钨化学机械平坦化工艺完成器件接触孔填充加工，溅射铝硅铜膜层并完成金属连线刻蚀加工。

2.根据权利要求1所述的低位错密度高可靠性高低压CMOS自对准双阱工艺方法，其特征在于：所述低位错密度高压N型阱注入区(11)具有深度范围为[h3,h4]的结深；所述低位错密度低压N型阱注入区(19)具有深度范围为[h1,h2]的结深；且0h1h2h3h4。

3.根据权利要求1所述的低位错密度高可靠性高低压CMOS自对准双阱工艺方法，其特征在于：在所述LOCOS场氧化层(20)未覆盖的区域表面形成屏蔽保护层；在所述LOCOS场氧化层(20)未覆盖的区域形成厚栅氧化层之前，去除所述屏蔽保护层。

4.根据权利要求1所述的低位错密度高可靠性高低压CMOS自对准双阱工艺方法，其特征在于，高压MOS厚栅氧化层(12)和低压MOS薄栅氧化层(18)形成的步骤为：

1)在阱表面未被LOCOS场氧化层(20)覆盖的区域形成m1埃米厚栅氧化层；

2)在低压器件有源区域去除m1埃米厚栅氧化层，完成清洗后形成m2埃米薄栅氧化层，其余厚度未改变的厚栅氧化层即为高压MOS厚栅氧化层(12)。

5.根据权利要求1所述的低位错密度高可靠性高低压CMOS自对准双阱工艺方法，其特征在于，高压MOS厚栅氧化层(12)表面的栅多晶层(13)具有栅多晶层顶层氧氮介质保护层；利用后续栅多晶侧壁回刻工艺，完成高压器件的栅多晶保护结构。

6.根据权利要求1所述的低位错密度高可靠性高低压CMOS自对准双阱工艺方法，其特征在于，低压MOS薄栅氧化层(18)表面的栅多晶层(13)具有栅多晶层顶层氧氮介质保护层；利用后续栅多晶侧壁回刻工艺，完成低压器件的栅多晶保护结构。