[发明专利]封装结构

说明书

本发明提供一种封装结构，包括第一导线架、第二导线架、第三导线架、第一载板、增强型电晶体以及空乏型III‑V族电晶体。第一载板放置于第一导线架上，且与第一导线架电性隔离。增强型电晶体放置于第一载板上，包括耦接至第二导线架的第一闸极端、耦接至第一导线架的第一源极端以及耦接至第一载板的第一汲极端。空乏型III‑V族电晶体放置于第一导线架，包括耦接至第一导线架的第二闸极端、耦接至第一载板的第二源极端以及耦接至第三导线架的第二汲极端。

技术领域

本发明是有关于一种封装结构，特别是有关于一种将增强型电晶体以及空乏型III-V族电晶体串叠在一起的封装结构。

背景技术

III-V族电晶体，例如氮化镓场效电晶体(GaN FET)，由于其高效率的特性以及适合高电压操作，常常使用于高功率和高性能的电路应用。此外，III-V族电晶体往往会与其他电晶体(如，硅场效电晶体)组合而产生高性能的开关装置，例如串叠(cascoded)开关。

一般的封装设计可以将离散的元件并排放置于相同的支撑表面上，如放置于导线架(lead frame)上的覆铜陶瓷载板(Direct Bonding Copper，DBC)或陶瓷基板。然而，紧紧将离散元件并排放置于支撑表面上往往会带来许多不可预期的非理想效应，因此有必要针对不可预期的非理想效应进行排除，以提高开关装置的效能。

发明内容

本发明提出了封装结构，以有效率且具有成本效益的方式整合III-V族电晶体与其他场效电晶体。此外，本发明所提出的封装结构以及功率电晶体有效的将III-V族电晶体的基体端耦接至功率电晶体的源极端，进而提高III-V族电晶体的动态特性。

有鉴于此，本发明提出一种封装结构，上述封装结构包括一第一导线架、一第二导线架、一第三导线架、一第一载板、一增强型电晶体以及一空乏型III-V族电晶体。上述第一载板放置于上述第一导线架上，且第一载板与上述第一导线架电性隔离。上述增强型电晶体放置于上述第一载板上，增强型电晶体包括耦接至上述第二导线架的一第一闸极端、耦接至上述第一导线架的一第一源极端以及耦接至上述第一载板的一第一汲极端。上述空乏型III-V族电晶体放置于上述第一导线架，空乏型III-V族电晶体包括耦接至上述第一导线架的一第二闸极端、耦接至上述第一载板的一第二源极端以及耦接至上述第三导线架的一第二汲极端。

根据本发明的一实施例，上述空乏型III-V族电晶体更包括一基体端，其中上述基体端与上述第一导线架相互接触。

根据本发明的一实施例，上述空乏型III-V族电晶体通过一镀金属而与上述第一导线架黏合，上述基体端通过上述镀金属而与上述第一导线架相互接触。

根据本发明的一实施例，上述增强型电晶体为一垂直式电晶体，其中上述第一汲极端通过一镀金属而与上述第一载板相互接触。

根据本发明的一实施例，上述增强型电晶体以及上述空乏型III-V族电晶体串叠连接而为一功率电晶体，其中上述功率电晶体包括一功率闸极端、一功率源极端以及一功率汲极端，其中上述第一导线架耦接至上述功率源极端，上述第二导线架耦接至上述功率闸极端，上述第三导线架耦接至上述功率汲极端。

本发明更提出一种封装结构，上述封装结构包括一第一导线架、一第二导线架、一第三导线架、一第一载板、一第二载板、一增强型电晶体、一空乏型III-V族电晶体以及一电阻元件。上述第一载板放置于上述第一导线架上，且第一载板与上述第一导线架电性隔离。上述第二载板放置于上述第一导线架上，且第二载板与上述第一导线架电性隔离。上述增强型电晶体放置于上述第一载板上，增强型电晶体放置包括耦接至上述第二导线架的一第一闸极端、耦接至上述第一导线架的一第一源极端以及耦接至上述第一载板的一第一汲极端。上述空乏型III-V族电晶体放置于上述第二载板，空乏型III-V族电晶体包括耦接至上述第一导线架的一第二闸极端、耦接至上述第一载板的一第二源极端、耦接至上述第三导线架的一第二汲极端以及耦接至上述第二载板的一基体端。上述电阻元件耦接于上述第二载板以及上述第一导线架之间。