[发明专利]集成组合件

说明书

本申请案涉及集成组合件。一些实施例包含一种集成组合件，所述集成组合件具有与驱动器电路耦合的第一字线和第二字线。所述第一字线具有远离所述驱动器电路的第一末端，并且所述第二字线具有远离所述驱动器电路的第二末端。开关邻近于所述第一末端且被配置成在所述第一字线从“开启”状态到“关断”状态的转变期间将所述第一末端耦合到所述第二末端和低电压参考源(例如，VNWL电源)中的一个或两个。

技术领域

存储器阵列(例如，DRAM阵列)。集成组合件包括竖直堆叠层面。

背景技术

现代计算架构中利用存储器来存储数据。一种类型的存储器是动态随机存取存储器(DRAM)。与替代类型的存储器相比，DRAM可提供结构简单、低成本且速度快的优点。

DRAM可利用存储器单元，所述存储器单元具有一个电容器与一个晶体管(所谓的1T-1C存储器单元)，其中电容器与晶体管的源极/漏极区耦合。在图1中展示实例1T-1C存储器单元2，其中晶体管标记为T且电容器标记为C。电容器具有与晶体管的源极/漏极区耦合的一个节点，并且具有与共同板CP耦合的另一节点。共同板可与例如处于从大于或等于接地到小于或等于VCC的范围内的电压(即，接地≤CP≤VCC)的任何合适电压耦合。在一些应用中，共同板处于约二分之一VCC(即，约VCC/2)的电压下。晶体管具有耦合到字线WL(即，存取线、路由线、第一线性结构等)的栅极，并且具有耦合到位线BL(即，数字线、感测线、第二线性结构等)的源极/漏极区。在操作中，由沿着字线的电压产生的电场可在读取/写入操作期间以选通方式将位线耦合到电容器。

在图2中展示另一现有技术1T-1C存储器单元配置。图2的配置展示两个存储器单元2a和2b；其中存储器单元2a包括晶体管T1和电容器C1，并且存储器单元2b包括晶体管T2和电容器C2。字线WL0和WL1分别与晶体管T1和T2的栅极电耦合。与位线BL的连接由存储器单元2a和2b共享。

上文所描述的存储器单元可并入到存储器阵列中，并且在一些应用中存储器阵列可具有开放式位线布置。在图3中展示具有开放式位线架构的实例集成组合件9。组合件9包含两个横向邻近的存储器阵列(“阵列-1”和“阵列-2”)，其中所述阵列中的每一个包含图2中所描述的类型的存储器单元(在图3中不进行标记以简化图式)。字线WL0-WL7跨越阵列延伸，并且与字线驱动器耦合。数字线D0-D8与第一阵列(阵列-1)相关联，并且数字线D0*-D8*与第二阵列(阵列-2)相关联。感测放大器SA0-SA8设置在第一阵列与第二阵列之间。处于相同高度的数字线彼此配对且经由感测放大器进行比较(例如，数字线D0和D0*彼此配对且与感测放大器SA0进行比较)。在读取操作中，配对的数字线中的一个可充当确定配对的数字线中的另一个的电特性(例如，电压)的参考。

集成电路制造的持续目标是增加封装密度且进而增加集成水平。需要开发具有紧密封装的存储器的三维布置。另一持续目标是从存储器阵列的存储器单元快速地读取/写入/快速地读取/写入到存储器阵列的存储器单元。对读取/写入操作的速度的限制可为字线可从“开启”转变到“关断”的速度。

发明内容

在一个方面中，本申请案提供一种集成组合件，其包括：第一字线，其与驱动器电路耦合且具有远离所述驱动器电路的第一末端；第二字线，其与所述驱动器电路耦合且具有远离所述驱动器电路的第二末端；以及开关，其邻近于所述第一末端且被配置成在所述第一字线从“开启”状态到“关断”状态的转变期间将所述第一末端耦合到所述第二末端和低电压参考源中的一个或两个。