[发明专利]一种用于抑制Cu/Sn焊点组织Cu3 有效
申请号: | 202110516997.6 | 申请日: | 2021-05-12 |
公开(公告)号: | CN113192916B | 公开(公告)日: | 2022-09-06 |
发明(设计)人: | 陈旸;陈奉锐;郑功;祁志祥;陈光 | 申请(专利权)人: | 南京理工大学 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;C23C14/16;C23C16/24;B23K31/12 |
代理公司: | 南京理工大学专利中心 32203 | 代理人: | 邹伟红 |
地址: | 210094 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 用于 抑制 cu sn 组织 base sub | ||
本发明公开一种用于抑制Cu/Sn焊点组织Cu3Sn的表面形核方法,属于金属间化合物材料加工领域。所述方法为通过在Cu/Sn表面沉积厚度为10nm‑200nm的Si层,阻止Sn、Cu原子表面扩散,达到抑制Cu3Sn在表面形核。本发明能消除工作过程中Cu3Sn沿Cu/Sn外表面侧壁横向形核长大,避免高密度电子封装中焊点桥接发生短路危险,提高封装的可靠性,且有利于小尺寸焊点的制备,同时能减少Cu3Sn/钎料界面的微裂纹,显著提高焊点力学性能及电、热学特性。
技术领域
本发明涉及一种用于抑制Cu/Sn焊点组织Cu3Sn的表面形核方法,属于金属间化合物材料加工领域。
背景技术
当今时代微纳电子技术不断演化以及硬件工艺的不断更新换代,微电子集成电路尺寸越来越小,密度越来越高,与此同时能够在更小体积的芯片上完成更复杂的运算,处理更加多样化定制需求。为了满足快速增长的小型、高性能移动设备市场的需求,三维集成电路(3D IC)已经成为最有希望的解决方案之一,通过将芯片技术和封装技术相结合,实现更短的互连和更高的密度。在三维集成电路封装中,采用三种不同尺寸的焊球实现垂直连接芯片与基板之间:最大尺寸的球栅阵列(BGA)、中等尺寸的可控折叠芯片连接(C4)倒装芯片焊点和最小尺寸的微泵,其中最小尺寸的微泵因其具有显著优势而得到广泛应用。
Sn是电子封装微互连领域常用的低熔点钎料合金的基体材料,Cu是电子元器件中焊盘广泛应用的表面镀层材料,Cu/Sn焊料具有高屈服强度、优异的导电性和导热性以及低廉的成本成为电子封装的一个重要替代品,近几十年来得到了广泛的研究。但当Cu/Sn焊点凸点间距缩小到微级别时,高密度的互联对于焊点的有效连接性能要求极其严苛,在工作过程中金属间化合物Cu3Sn沿侧壁横向形核长大易导致焊点间桥接引起短路等问题,因此焊点凸点面临着技术挑战。基于以上原因迫切需要提出了一种新型的微泵铜柱焊点结构,该结构要能够有效抑制Cu3Sn在表面形核长大。
发明内容
本发明的目的是提供一种用于抑制Cu/Sn焊点组织Cu3Sn的表面形核方法,该方法有效抑制Cu3Sn沿Cu/Sn外表面侧壁横向形核长大,避免高密度电子封装中焊点桥接发生短路危险,提高封装的可靠性,且有利于小尺寸焊点的制备,同时能减少Cu3Sn/钎料界面的微裂纹,显著提高焊点力学性能及电、热学特性。实现本发明目的的技术解决方案是:一种用于抑制Cu/Sn焊点组织Cu3Sn的表面形核方法,在Cu/Sn焊点表面沉积Si层,沉积厚度为10nm-200nm,完全抑制组织Cu3Sn相的形核。
较佳的,采用化学气相沉积法或物理气相沉积法在Cu/Sn焊点表面沉积Si层。
具体的,化学气相沉积法包括常压化学气相沉积、等离子体化学沉积、激光化学沉积、金属有机化合物沉积等中任意一种。
具体的,物理气相沉积法包括真空蒸镀、溅射镀膜、电弧等离子体镀、离子镀膜,及分子束外延等中任意一种。
本发明与现有技术相比,其具有以下有益效果:
(1)本发明在Cu/Sn焊点表面形成致密且牢固的富Si沉积层,该全新结构焊点能有效抑制Cu3Sn沿Cu/Sn侧壁横向形核长大,避免高密度电子封装中焊点桥接发生短路危险,提高封装的可靠性;有利于焊点体积更小化,更符合电子元器件高度集成的趋势;
(2)本发明采用Si粉熔点要远高于Cu/Sn基钎料,可以实现低温制备且高温服役稳定性的焊点;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京理工大学,未经南京理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110516997.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种负离子抗菌ES复合纤维及其制备方法
- 下一篇:一种定焦镜头