[发明专利]存储器器件、集成电路器件及其方法

说明书

一种存储器器件，包括至少一个位线、至少一个字线和至少一个存储器单元。存储器单元包括第一晶体管、多个数据存储元件以及与多个数据存储元件相对应的多个第二晶体管。第一晶体管包括电耦合到字线的栅极、第一源极/漏极和第二源极/漏极。多个数据存储元件中的每个数据存储元件与对应的第二晶体管串联电耦合在第一晶体管的第一源极/漏极与位线之间。本发明的实施例还涉及集成电路器件及其方法。

技术领域

本发明的实施例涉及存储器器件、集成电路器件及其方法。

背景技术

集成电路(IC)器件包括以IC布局图表示的多个半导体器件。IC布局图是分层级的，并且包括根据半导体器件设计规范执行更高级别功能的模块。模块通常由单元的组合来构建，每个单元代表被配置为执行特定功能的一个或多个半导体结构。具有预先设计的布局图的单元(有时也称为标准单元)存储在标准单元库(为简化起见，以下称为“库”或“单元库”)中，并可以通过各种工具(例如电子设计自动化(EDA)工具)进行存取、生成、优化和验证IC设计。半导体器件和单元的示例相应地包括存储器器件和存储器单元。

发明内容

根据本发明实施例的一个方面，提供了一种存储器器件，包括：至少一个位线；至少一个字线；以及至少一个存储器单元，包括：第一晶体管，包括电耦合到字线的栅极、第一源极/漏极和第二源极/漏极；多个数据存储元件；和多个第二晶体管，对应于多个数据存储元件，其中，多个数据存储元件中的每个数据存储元件与对应的第二晶体管串联电耦合在第一晶体管的第一源极/漏极与位线之间。

根据本发明实施例的另一个方面，提供了一种集成电路(IC)器件，包括：衬底，其上具有第一晶体管；多个数据存储元件，以不同的高度布置在衬底上方；以及多个第二晶体管，位于多个数据存储元件上方，其中，多个数据存储元件中的每个数据存储元件串联电耦合在第一晶体管的第一源极/漏极与多个第二晶体管中的相应第二晶体管的第一源极/漏极之间。

根据本发明实施例的又一个方面，提供了一种形成集成电路(IC)器件的方法，包括：在衬底上方形成第一晶体管；在第一晶体管上方形成互连结构；在互连结构上方形成多个电阻式随机存取存储器(RRAM)元件，互连结构将多个RRAM元件中的每个的第一电极电耦合到第一晶体管的第一源极/漏极；以及在多个RRAM元件上方形成多个第二晶体管，多个RRAM元件中的每个RRAM元件的第二电极电耦合到多个第二晶体管中的相应第二晶体管的第一源极/漏极。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的存储器器件的示意框图。

图2A是根据一些实施例的存储器单元的示意性电路图，图2B是根据一些实施例的在操作中的存储器单元的示意性电路图。

图3是根据一些实施例的存储器器件的示意性电路图。

图4A是根据一些实施例的IC器件的示意性截面图，图4B是根据一些实施例的IC器件的示意性立体图，图4C是根据一些实施例的IC器件的部分的放大示意性立体图。

图4D是根据一些实施例的IC器件的示意性截面图。

图4E是根据一些实施例的IC器件的示意性截面图。

图5是根据一些实施例的IC器件的示意性立体图。

图6A至图6H为示意性截面图，图6I至图6J是根据一些实施例的在制造过程的各个阶段被制造的IC器件的示意性立体图。

图7是根据一些实施例的方法的流程图。

具体实施方式