[发明专利]互补金属氧化物半导体（CMOS）反相器电路装置

说明书

提供了一种CMOS反相器电路装置。所述CMOS反相器电路装置包括：延迟电路单元，被配置为在输入信号在高电平和低电平之间转换时分别生成PMOS晶体管和NMOS晶体管的各自栅极节点的不同的充电路径和放电路径。因此，本示例最小化或去除在输入信号转换时的短路电流的产生。示例可简化电路结构，并且可使CMOS反相器电路装置的尺寸更小。

本申请是于2014年10月16日提交到国家知识产权局的申请号为201410548797.9、发明名称为“互补金属氧化物半导体(CMOS)反相器电路装置”的发明专利申请的分案申请。

技术领域

以下的描述涉及一种互补金属氧化物半导体(CMOS)反相器电路装置。以下的描述还涉及一种使电路构造更简单并且当输入信号转换时还通过同时使包括在CMOS反相器的输出端中的P型金属氧化物半导体(PMOS)和N型金属氧化物半导体(NMOS)截止来防止短路电流的产生的CMOS反相器电路装置。这里使用PMOS和NMOS来表示晶体管的类型。

背景技术

电力消耗已成为限制芯片(诸如处理器)的性能的重要因素。随着由半导体技术的发展所引起的芯片的时钟速度和复杂度增加，电力需求增加。因此，当设计半导体时准确地估计CMOS反相器的电力消耗直接导致芯片的可靠性的保证的增加和设计时间的减小。

同时，对于具有长信号传递路径的高度复杂的半导体电路而言，通过在信号传递路径上包括阶梯式缓冲器并且考虑到最后输出端的可操作性来增强电路的最后输出端的可操作性。为了增强关于这点的可操作性，通常，缓冲器通过连接CMOS反相器电路被配置为阶梯式。

然而，使用配置有缓冲器的CMOS反相器导致当输入信号转换时产生短路电流的问题。即，当在输入端上输入信号的输入电平从高电平改变为低电平或者从低电平改变为高电平时产生短路电流。短路电流是指由于在如上的输入信号转换时配置在CMOS的输出端的PMOS和NMOS同时导通而导致电源端和地之间电流流动的现象。

当产生如上所述的短路电流时，电力消耗不必要地增加。被这种短路电流消耗的电力通常不会占整体电力消耗的很大一部分。然而，在降低电力效率的问题相关的情况下，被短路电流所使用的电力消耗掉整体电力消耗的20％或者更多的情况频繁发生。在这些情况下，短路电流导致的电力消耗更加重要并且不可忽略。

此外，当在PMOS和NMOS截止的时刻运行时短路电流变得异常高。因此，承受短路电流的一些或者全部电路元件可能会被物理地破坏或者损坏。结果是，从CMOS的输出端输出的输出信号无法被稳定地输出。在这方面，用于在CMOS反相器中最小化短路电流的方法将会避免这些问题中的一些。

在示例中，最小化短路电流的方法被公开，其中，在输入信号转换的瞬间，通过同时使位于输出端的PMOS和NMOS截止来最小化短路电流。

然而，在这样的示例中，当输入信号从低电平转换到高电平时，NMOS的栅极节点通过晶体管M4放电，然后，PMOS的栅极节点通过晶体管M5和晶体管M4放电。此时，PMOS的栅极节点具有从NMOS的栅极节点的信号得到反馈的反馈回路值。

相比之下，当输入信号从高电平转换到低电平时，PMOS的栅极节点通过晶体管M2被充电并且当晶体管M3导通时节点被放电，并且相应地，晶体管M6导通。因此，NMOS的栅极节点通过晶体管M6和M2的路径被充电。然而，即使在这种情况下，NMOS的栅极节点也具有从PMOS的栅极节点的信号得到反馈的反馈回路。

按照所述示例，所述示例还可被配置为最小化短路电流。

然而，如目前所描述，所述示例被配置为，为了同时使PMOS 580和NMOS 590截止，需要接收来自相反节点的反馈信号。因此，由于接收的问题，除了使充电和放电路径变长之外别无选择。