[发明专利]包含低洼结构的微电子装置以及相关方法、存储器装置和电子系统

说明书

本申请案涉及包含低洼结构的微电子装置以及相关方法、存储器装置和电子系统。微电子装置包括堆叠结构、所述堆叠结构内的低洼结构以及导电触点结构。所述堆叠结构包括布置于层中的导电结构和绝缘结构的竖直交替序列。所述层中的每一个包括所述导电结构中的一个和所述绝缘结构中的一个。所述低洼结构包括：正向阶梯结构，其具有包括所述层的边缘的台阶；以及反向阶梯结构，其与所述正向阶梯结构相对且具有包括所述层的额外边缘的额外台阶。所述导电触点结构在所述正向阶梯结构的所述台阶和所述反向阶梯结构的所述额外台阶处竖直延伸到所述堆叠结构的所述导电结构中的至少一些的上部竖直边界，且各自与所述导电结构中的一个成一体式且连续。还描述存储器装置、电子系统和形成微电子装置的方法。

优先权声明

本申请要求2020年5月1日提交的题为“包含低洼结构的微电子装置以及相关方法、存储器装置和电子系统(MICROELECTRONIC DEVICES INCLUDING STADIUM STRUCTURES,AND RELATED METHODS,MEMORY DEVICES,AND ELECTRONIC SYSTEMS)”的第16/864,823号美国专利申请的申请日的权益。

技术领域

在各种实施例中，本公开大体上涉及微电子装置设计和制作领域。更具体地，本公开涉及包含低洼结构的微电子装置以及相关方法、存储器装置和电子系统。

背景技术

微电子行业的持续目标是增加例如非易失性存储器装置(例如，NAND快闪存储器装置)的存储器装置的存储器密度(例如，每存储器裸片的存储器单元数目)。增大非易失性存储器装置中的存储器密度的一个方式是利用竖直存储器阵列(也被称作“三维(3D)存储器阵列”)架构。常规竖直存储器阵列包含延伸穿过包含导电结构和电介质材料层的一或多个堆叠结构中的开口的竖直存储器串。每一竖直存储器串可包含与竖直堆叠式存储器单元的串联组合串联耦合的至少一个选择装置。相比于具有常规平面(例如，二维)晶体管布置的结构，此配置准许通过在裸片上朝上(例如，竖直)构建阵列来使更多数目的开关装置(例如，晶体管)位于裸片区域的单元(即，所消耗的有源表面的长度和宽度)中。

竖直存储器阵列架构大体上包含存储器装置的堆叠结构的层的导电结构与存取线(例如，字线)之间的电连接，使得可唯一地针对写入、读取或擦除操作来选择竖直存储器阵列的存储器单元。一种形成这类电连接的方法包含在存储器装置的堆叠结构的层的边缘(例如，水平末端)形成所谓的“阶梯”(或“梯级”)结构。阶梯结构包含界定导电结构的接触区的个别“台阶”，导电触点结构可定位在所述接触区上以提供对导电结构的电存取。

随着竖直存储器阵列技术发展，已通过将竖直存储器阵列形成为包含导电结构的额外层且因此在与其相关联的阶梯结构中包含额外台阶来提供额外存储器密度。然而，增加阶梯结构的台阶数目而不会不合需要地增加阶梯结构的总宽度(例如，水平占据面积)会减小与形成增加的台阶数目的过程中的不同动作相关联的可接受误差容限。形成阶梯结构的常规过程可包含以下动作：修整上覆于交替的导电结构和绝缘结构的掩模(例如，光致抗蚀剂)的均匀宽度，蚀刻绝缘结构的未被掩模的剩余部分覆盖的部分，并且接着蚀刻导电结构的未被绝缘结构的剩余部分覆盖的部分。这些重复动作中的每一个具有相关联误差容限，从而准许阶梯结构的台阶是适当大小的且经定位以在其上形成触点结构。随着重复动作的数目增加，可调配从所需台阶宽度和/或所需台阶位置的偏离，因为一个结构的大小和/或位置中的误差在过程中稍后传递到随后形成的结构。对于阶梯结构中的大量台阶，实现适当大小和定位的台阶的误差容限可较小，例如小于百分之一(1％)。使用常规方法实现此类小误差容限可为极困难的，可能导致不恰当地定位的触点结构且可能不合需要地减小产量(例如，作为给定批次中的存储器单元的总数目的百分比的妥当地可编程且可擦除的存储器单元的数目)。另外，由于特征装填密度已增加且形成误差的容限已减小，因此常规配置已导致不合意的缺陷(例如，触点穿通)以及电流渗漏和短路，这会削弱所需的存储器装置性能、可靠性和耐久性。