[发明专利]三维存储器及其制作方法

说明书

本发明涉及一种三维存储器及其制作方法，该三维存储器包括：多个下部位线解码器；多个字线解码器；与多个字线解码器分别电连接的多个字线组，各个字线组包括多条在第一横向上延伸的字线，且多个字线解码器与多个字线组各一一配对成多个字线选址区块；与多个下部位线解码器分别电连接的多个下部位线组，且多个下部位线解码器与多个下部位线组各一一配对成多个下部位线选址区块；位于多个下部位线组和多个字线组之间的多个下部存储单元阵列；其中，多个字线解码器和/或多个下部位线解码器沿第一横向和/或沿第二横向呈分布式模式排列。本发明通过采用分布式模式布置解码器，提高了存储器空间使用率。

【技术领域】

本发明涉及半导体器件技术领域，具体涉及一种三维存储器及其制作方法。

【背景技术】

随着技术的发展，半导体工业不断寻找新的生产方式，以使得存储器装置中的每一存储器裸片具有更多数量的存储器单元。其中，三维相变存储器(3D PCM)由于具有高速读取、高可擦写次数、非易失性、元件尺寸小、功耗低、抗强震动和抗辐射等优点，已成为目前较为前沿、且极具发展潜力的三维存储器技术。

然而，目前三维存储器的空间使用率低，存储密度仍有待提高。

【发明内容】

本发明的目的在于提供一种三维存储器及其制作方法，以提高存储器空间使用率，进而提高存储器的存储密度。

为了解决上述问题，本发明提供了一种三维存储器，该三维存储器包括：多个下部位线解码器；多个字线解码器；与多个字线解码器分别电连接的多个字线组，各个字线组包括多条在第一横向上延伸的字线，且多个字线解码器与多个字线组各一一配对成多个字线选址区块；与多个下部位线解码器分别电连接的多个下部位线组，各个下部位线组包括多条在垂直于第一横向的第二横向上延伸的下部位线，且多个下部位线解码器与多个下部位线组各一一配对成多个下部位线选址区块；以及，位于多个下部位线组和多个字线组之间的多个下部存储单元阵列；其中，多个字线解码器和/或多个下部位线解码器沿第一横向和/或沿第二横向呈分布式模式排列。

其中，三维存储器还包括：多个上部位线解码器；与多个上部位线解码器分别电连接的多个上部位线组，各个上部位线组包括多条在第二横向上延伸的上部位线，且多个上部位线解码器与多个上部位线组各一一配对成多个上部位线选址区块；以及，位于多个上部位线组和多个字线组之间的多个上部存储单元阵列；其中，多个上部位线解码器沿第一横向和/或沿第二横向呈分布式模式排列，且多个上部位线解码器与多个下部位线解码器在第二横向上错开。

其中，在纵向上位于相邻两个下部位线组上方的上部位线组沿第二横向偏移。

其中，在纵向上位于相邻两个下部位线组上方的上部位线组沿第二横向偏移半个下部位线组的长度。

为了解决上述问题，本发明还提供了一种三维存储器的制作方法，该三维存储器的制作方法包括：提供多个下部位线解码器和多个字线解码器；形成多个下部位线组；形成多个下部存储单元阵列；形成多个字线组；其中，多个字线组与多个字线解码器分别电连接，各个字线组包括多条在第一横向上延伸的字线，且多个字线解码器与多个字线组各一一配对成多个字线选址区块；多个下部位线组与多个下部位线解码器分别电连接，各个下部位线组包括多条在垂直于第一横向的第二横向上延伸的下部位线，且多个下部位线解码器与多个下部位线组各一一配对成多个下部位线选址区块；多个下部存储单元阵列位于多个下部位线组和多个字线组之间；且其中，多个字线解码器和/或多个下部位线解码器沿第一横向和/或沿第二横向呈分布式模式排列。

其中，三维存储器的制作方法还包括：提供多个上部位线解码器；形成多个上部存储单元阵列；形成多个上部位线组；其中，多个上部位线组与多个上部位线解码器分别电连接，各个上部位线组包括多条在第二横向上延伸的上部位线，且多个上部位线解码器与多个上部位线组各一一配对成多个上部位线选址区块；多个上部存储单元阵列位于多个上部位线组和多个字线组之间；多个上部位线解码器沿第一横向和/或沿第二横向呈分布式模式排列，且多个上部位线解码器与多个下部位线解码器在第二横向上错开。