[发明专利]存储器件及其制造方法

说明书

本公开涉及一种高度集成的存储器件及其制造方法。根据本公开，一种存储器件包括：下部结构；有源层，其平行于下部结构的表面水平地取向；位线，其连接至有源层的第一端并相对于下部结构的表面竖直地取向；电容器，其连接至有源层的第二端；字线，其沿着有源层的侧表面水平地取向而平行于有源层；以及鳍式沟道层，其从所述有源层的一个侧表面开始水平地延伸，其中，字线包括覆盖鳍式沟道层的突出部。

相关申请的交叉引用

本申请要求于2020年9月4日提交的申请号为10-2020-0113117的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开涉及半导体器件，并且更具体地，涉及存储器件及其制造方法。

背景技术

最近，为了使存储器件的净裸片增加，已将存储单元持续缩小。

尽管缩小的存储单元应导致寄生电容(Cb)减小和电容提高，但是由于存储单元的结构限制，很难使净裸片增加。

发明内容

根据本公开的实施例，提供了高度集成的存储单元、具有所述存储单元的存储器件及其制造方法。

根据本公开的一个实施例，一种存储器件包括：下部结构；有源层，其平行于所述下部结构的表面而水平地取向；位线，其连接至所述有源层的第一端并且相对于所述下部结构的表面竖直地取向；电容器，其连接至所述有源层的第二端；字线，其沿着所述有源层的侧表面水平地取向而平行于所述有源层；以及鳍式沟道层，其从所述有源层的一个侧表面开始水平地延伸，其中，所述字线包括覆盖所述鳍式沟道层的突出部。

根据本公开的一个实施例，一种存储器件包括：有源层，其沿第一方向竖直地层叠，并沿与第一方向交叉的第二方向水平地取向；字线，其沿着所述有源层的各个侧表面沿第二方向水平地取向而分别平行于所述有源层；有源主体(active body)，其沿第一方向竖直地取向并共同连接至所述有源层；位线，其连接至所述有源层的第一端并竖直地取向；电容器，其连接至每个所述有源层的第二端；和鳍式沟道层，其沿第三方向从每个所述有源层的侧表面开始水平地延伸，其中，每个所述字线都包括覆盖每个所述鳍式沟道层的突出部。

根据本公开的一个实施例，一种制造存储器件的方法包括：形成多个有源层，其相对于下部结构竖直地层叠，并包括水平的鳍式沟道层；形成有源主体，其相对于所述下部结构竖直地取向而将所述有源层相互连接；形成位线，其相对于所述下部结构竖直地取向，所述位线连接至所述有源层的第一端；形成电容器，其包括与所述有源层的第二端连接的储存节点；以及形成字线，其分别平行于所述有源层，所述字线分别覆盖所述有源层的各个鳍式沟道层。

根据本公开的一个实施例，一种存储器件包括外围电路部分和与所述外围电路部分在竖直方向上彼此间隔开的存储单元3D阵列，其中所述3D阵列的每个存储单元包括：有源层，其相对于所述外围电路部分的表面水平地取向；位线，其电连接至所述有源层的第一端并相对于所述外围电路部分竖直地取向；电容器，其电连接至所述有源层的第二端；有源主体，其竖直地取向并穿过所述有源层；鳍式沟道层，其从所述有源主体开始水平地延伸；以及字线，其包括覆盖所述鳍式沟道层的突出部。

根据本公开的一个实施例，一种DRAM存储器件包括衬底和竖直地层叠在该衬底上的存储单元3D阵列，其中，每个所述存储单元包括：FinFET晶体管；位线，其相对于所述衬底竖直地取向并连接至所述FinFET晶体管的一侧；和电容器，其连接至所述FinFET晶体管的另一侧，并且其中，所述FinFET晶体管包括与所述衬底的表面平行的鳍式沟道层。所述FinFET还可以包括与所述鳍式沟道层的侧表面面对的字线。所述字线可以包括覆盖所述鳍沟道层的突出部。

根据本公开的一个实施例，一种存储器件包括：有源层，其取向在第一方向上，所述有源层具有与位线连接的第一端，与电容器连接的与所述第一端相对的第二端；鳍式沟道层，其从所述有源层的第一侧表面开始在第二方向上延伸；和字线，其包括被配置为覆盖所述鳍式沟道层的突出部。