[发明专利]三维存储器及其制备方法、电子设备

说明书

本申请提供了三维存储器及其制备方法、电子设备。其中，制备方法包括提供衬底，衬底具有外围电路区与阵列存储区，在衬底上开设凹槽并使至少部分凹槽对应外围电路区设置。形成覆盖凹槽的牺牲层。形成对应阵列存储区的堆栈结构。形成覆盖衬底以及堆栈结构的介电层。形成贯穿介电层与堆栈结构的第一栅缝隙。第一栅缝隙覆盖外围电路区与阵列存储区，第一栅缝隙露出凹槽内的牺牲层。去除设于凹槽内的牺牲层以使第一栅缝隙与凹槽连通形成栅缝隙。本申请提供的制备方法工艺简单，通过在对应外围电路区的衬底上形成凹槽，并在凹槽内填充牺牲层的方法来控制栅缝隙的形成。可降低栅缝隙与三维存储器的制备难度，提高栅缝隙与三维存储器的质量。

技术领域

本申请属于半导体技术领域，具体涉及三维存储器及其制备方法、电子设备。

背景技术

由于三维存储器的功耗低、质量轻、并且属于性能优异的非易失存储产品，在电子产品中得到了越来越广泛的应用。但同时用户对三维存储器的期望值与要求也越来越高。目前，随着三维存储器层数的增加，栅缝隙的高度的增加，导致栅缝隙的底部无法形成或其质量较差。又或者当蚀刻过度时，甚至会把衬底蚀刻穿，损坏三维存储器。所以这大大增加了栅缝隙的形成难度，影响三维存储器的质量。

发明内容

鉴于此，本申请第一方面提供了一种三维存储器的制备方法，所述制备方法包括：

提供衬底，所述衬底具有外围电路区与阵列存储区；

在所述衬底上开设凹槽并使至少部分所述凹槽对应所述外围电路区设置；

形成覆盖所述凹槽的牺牲层；

形成位于所述衬底的所述阵列存储区上的堆栈结构；

形成覆盖所述衬底以及所述堆栈结构的介电层；

形成贯穿所述介电层与所述堆栈结构的第一栅缝隙，所述第一栅缝隙覆盖所述衬底的所述外围电路区与所述阵列存储区，所述第一栅缝隙露出所述凹槽内的所述牺牲层；

去除设于所述凹槽内的所述牺牲层以使所述第一栅缝隙与所述凹槽连通形成栅缝隙。

本申请第一方面提供的制备方法工艺简单，通过在对应外围电路区的衬底上形成凹槽，并在凹槽内填充牺牲层的方法来控制栅缝隙的形成。首先，这样可控制栅缝隙的蚀刻程度，即当栅缝隙蚀刻到牺牲层时，可减缓甚至停止栅缝隙的蚀刻，从而防止衬底被蚀刻穿。其次，由于可率先形成凹槽，因此可精确控制栅缝隙的底部结构。另外，当形成栅缝隙后，衬底上也不会残留不需要的结构，因此也避免了后续将其替换层介电层的工艺。综上所述，本申请提供的制备方法，可降低栅缝隙与三维存储器的制备难度，提高栅缝隙与三维存储器的质量。

其中，“在所述衬底上开设凹槽并使至少部分所述凹槽对应所述外围电路区设置”包括：

在所述衬底上开设凹槽并使部分所述凹槽对应所述外围电路区设置，其余的所述凹槽对应所述阵列存储区设置。

其中，“形成贯穿所述介电层与所述堆栈结构的第一栅缝隙”包括：

定义开设所述凹槽的所述衬底的表面为第一表面，在平行于所述第一表面的方向上，所述凹槽的开口口径大于所述第一栅缝隙的开口口径。

本申请第二方面还提供了一种三维存储器的制备方法，所述制备方法包括：

提供衬底，所述衬底具外围电路区与阵列存储区；

在所述衬底上开设凹槽并使至少部分所述凹槽对应所述外围电路区设置；

形成覆盖所述衬底以及所述凹槽的牺牲层，再形成覆盖所述牺牲层的第一堆栈结构；

形成贯穿所述第一堆栈结构的第一栅缝隙，并使所述第一栅缝隙位于所述阵列存储区内；

形成填充所述第一栅缝隙的刻蚀阻挡层；