[发明专利]沟槽MOSFET及其制造方法有效

申请号：	202110381679.3	申请日：	2021-04-09
公开（公告）号：	CN113206148B	公开（公告）日：	2023-05-02
发明（设计）人：	王加坤;孙鹤	申请（专利权）人：	杭州芯迈半导体技术有限公司
主分类号：	H01L29/423	分类号：	H01L29/423;H01L29/78;H01L21/28;H01L21/336
代理公司：	上海光华专利事务所(普通合伙) 31219	代理人：	丁俊萍
地址：	310051 浙江省杭州***	国省代码：	浙江;33
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	沟槽 mosfet 及其制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

公开了一种沟槽MOSFET及其制造方法，所述沟槽MOSFET包括：第一掺杂类型的半导体基底；从所述半导体基底的上表面延伸至其内部的沟槽；位于所述沟槽内部的第一绝缘层和屏蔽导体，所述第一绝缘层位于所述沟槽的下部侧壁和底部，且将所述屏蔽导体和所述半导体基底隔开；位于所述沟槽上部的栅极导体和栅介质层，所述栅介质层位于所述沟槽的上部侧壁，且将所述栅极导体和所述半导体基底隔开；以及与所述栅极导体连接的栅极导电通道；其中，与所述栅极导电通道连接的所述栅极导体的位置的厚度满足通孔的工艺需求，不会被穿通，很大程度的避免栅极与屏蔽导体短路的问题，提高了MOSFET的可靠性。

技术领域

本发明涉及半导体技术，更具体地，涉及一种沟槽MOSFET以及一种制造沟槽MOSFET的方法。

背景技术

屏蔽栅沟槽MOSFET作为一种功率器件，具有击穿电压高，导通电阻低，开关速度快的特点。

现有的屏蔽栅沟槽MOSFET器件如图1所示，其包括连接所述栅极导体102的栅接触孔101和连接体接触区104的源接触孔103，屏蔽栅沟槽MOSFET的栅极导体102为中间薄两边厚的结构，传统栅极导体连接方式是在栅极导体中间位置打一个接触孔，该位置的栅极导体比较薄，若栅极导体下方的氧化层质量较差，很容易造成栅极导体与下面的屏蔽导体短路。

发明内容

有鉴于此，本发明的目的在于提供一种沟槽MOSFET及其制造方法，以解决栅源对准问题。

根据本发明的第一方面，提供一种沟槽MOSFET，其特征在于，包括：第一掺杂类型的半导体基底；从所述半导体基底的上表面延伸至其内部的沟槽；位于所述沟槽内部的第一绝缘层和屏蔽导体，所述第一绝缘层位于所述沟槽的下部侧壁和底部，且将所述屏蔽导体和所述半导体基底隔开；位于所述沟槽上部的栅极导体和栅介质层，所述栅介质层位于所述沟槽的上部侧壁，且将所述栅极导体和所述半导体基底隔开；以及与所述栅极导体连接的栅极导电通道；其中，与所述栅极导电通道连接的所述栅极导体的位置的厚度满足通孔的工艺需求，不会被穿通。

优选地，一个沟槽中的栅极导体对应一个或两个栅极导电通道。

优选地，当所述栅极导体在所述沟槽MOSFET的垂直方向上具有不同的厚度，所述栅极导电通道延伸至所述栅极导体厚度较厚的部分。

优选地，所述栅极导体至少位于所述第一绝缘层的上表面上。

优选地，所述栅极导体和所述屏蔽导体之间通过第二绝缘层隔离，所述第二绝缘层通过氧化部分所述屏蔽导体形成。

优选地，所述屏蔽导体的上表面低于所述栅极导体的下表面。

优选地，所述屏蔽导体的上表面不低于所述栅极导体的下表面。

优选地，所述栅极导体呈倒立的“凹”字形状，所述栅极导体位于所述屏蔽导体上的部分的厚度小于其位于所述第一绝缘层上的部分的厚度。

优选地，所述栅极导体包括相互分离的第一部分和第二部分，所述第一部分和所述第二部分之间通过所述第二绝缘层隔开。

优选地，所述栅极导体包括相互分离的第一部分和第二部分，所述第一部分和所述第二部分分别位于所述屏蔽导体的两侧。

优选地，所述屏蔽导体位于所述栅极导体之间的上段的宽度小于所述屏蔽导体下段的宽度。

优选地，所述屏蔽导体为多晶硅材料。

优选地，当所述栅极导电通道的个数为一个时，一个所述栅极导电通道与所述栅极导体任一较厚的部分接触。