[发明专利]阻挡层形成方法以及半导体装置的制造方法

权利要求书

1.一种阻挡层形成方法，在具有三维构造的基底层上形成含掺杂剂层之前，在所述基底层上形成阻挡层，在该阻挡层形成方法中，

使用原子层沉积工艺即ALD工艺，在所述三维构造的高度方向上对所述阻挡层的膜厚、膜质以及膜种中的至少一者进行控制。

2.根据权利要求1所述的阻挡层形成方法，其中，

所述原子层沉积工艺是等离子体增强原子层沉积工艺即PEALD工艺。

3.根据权利要求2所述的阻挡层形成方法，其中，

通过对RF功率的施加时间进行调节，对在所述三维构造的侧面形成的所述阻挡层的膜厚进行控制。

4.根据权利要求2所述的阻挡层形成方法，其中，

通过对RF功率和所述RF功率的施加时间进行调节，对在所述三维构造的上表面形成的所述阻挡层的膜厚进行控制。

5.根据权利要求2所述的阻挡层形成方法，其中，

通过对RF功率和所述RF功率的施加时间进行调节，对所述阻挡层的膜质进行控制。

6.根据权利要求2所述的阻挡层形成方法，其中，

由具有区域选择性的SiN构成所述阻挡层，或者由SiON构成所述阻挡层，通过对N元素的浓度进行调节来对所述阻挡层的膜种进行控制。

7.根据权利要求1所述的阻挡层形成方法，其中，

所述三维构造包含沟槽，

所述沟槽的深宽比即高度尺寸/宽度尺寸为10～100。

8.一种半导体装置的制造方法，具有：

形成具有三维构造的基底层的步骤(A)；

在所述基底层上形成阻挡层的步骤(B)；

使用原子层沉积工艺即ALD工艺，在所述阻挡层上形成含掺杂剂层的步骤(C)；

进行热处理的步骤(D)；

在所述步骤(B)中，使用原子层沉积工艺，在所述三维构造的高度方向上对所述阻挡层的膜厚、膜质以及膜种中的至少一者进行控制，

在所述步骤(D)中，使所述含掺杂剂层所含的掺杂剂经由所述阻挡层向所述基底层扩散。

9.根据权利要求8所述的半导体装置的制造方法，其中，

在所述步骤(B)中，所述原子层沉积工艺是等离子体增强原子层沉积工艺即PEALD工艺。

10.根据权利要求8所述的半导体装置的制造方法，其中，

在所述步骤(B)中，通过对RF功率的施加时间进行调节，对在所述三维构造的侧面形成的所述阻挡层的膜厚进行控制。

11.根据权利要求8所述的半导体装置的制造方法，其中，

在所述步骤(B)中，通过对RF功率和所述RF功率的施加时间进行调节，对在所述三维构造的上表面形成的所述阻挡层的膜厚进行控制。

12.根据权利要求8所述的半导体装置的制造方法，其中，

在所述步骤(B)中，通过对RF功率和所述RF功率的施加时间进行调节，对所述阻挡层的膜质进行控制。

13.根据权利要求8所述的半导体装置的制造方法，其中，

在所述步骤(B)中，由具有区域选择性的SiN构成所述阻挡层，或者由SiON构成所述阻挡层，通过对N元素的浓度进行调节，来对所述阻挡层的膜种进行控制。

14.根据权利要求8所述的半导体装置的制造方法，其中，

在所述步骤(C)中，所述原子层沉积工艺是等离子体增强原子层沉积工艺即PEALD工艺。

15.根据权利要求8所述的半导体装置的制造方法，其中，

在所述步骤(C)中，在所述三维构造的高度方向上对所述含掺杂剂层中的所述掺杂剂的浓度进行控制。