[发明专利]一种半导体结构及其制造方法

说明书

本申请实施例公开了一种半导体结构及其制造方法，所述半导体结构包括：测试结构和保护结构，所述测试结构和所述保护结构位于切割道内；其中，所述保护结构包括多个接触，所述多个接触呈环形分布以包围所述测试结构；所述接触的深度大于所述测试结构的深度。

技术领域

本申请实施例涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。

背景技术

随着技术进步，集成电路制造工艺要求日益增高，且由于集成电路制造周期长，成本高，因此，提高制造工艺的制造效率及质量尤为重要。

在集成电路制造过程中，通常在晶圆的各个集成电路芯片周边的切割道内制造测试结构(Testkey)，再在制造完成后对测试结构进行检测，以对相应的制造工艺进行测试。如果在晶圆制造完成后对测试结构进行电性检测等各类检测时，发现该测试结构有短路、断路或漏电等失效情况，则通过对测试结构进行失效性分析来分析失效发生的原因，以对工艺进行相应的调整和改进。

然而，随着3D-NAND层数的增加，切割道内介质层应力变得越来越难以控制，特别是进行热处理工艺的情况下，会引起介质层向芯片偏移，这可能会使切割道内形成的测试结构发生套准偏移(Overlay，OVL)。

发明内容

有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种半导体结构及其制造方法。

为达到上述目的，本申请实施例的技术方案是这样实现的：

第一方面，本申请实施例提供一种半导体结构，包括：测试结构和保护结构，所述测试结构和所述保护结构位于切割道内；其中，

所述保护结构包括多个接触，所述多个接触呈环形分布以包围所述测试结构；所述接触的深度大于所述测试结构的深度。

在一种可选的实施方式中，所述测试结构包括：金属互连层、以及与所述金属互连层电连接的导电接触。

在一种可选的实施方式中，所述金属互连层包括金属连线、金属插塞和金属衬垫。

在一种可选的实施方式中，所述导电接触为内部填充有导电材料的接触孔。

在一种可选的实施方式中，所述接触为内部填充有金属材料的接触孔。

在一种可选的实施方式中，所述保护结构与所述测试结构之间的距离为400nm-1000nm。

在一种可选的实施方式中，所述多个接触分布在多个同心环上，其中，所述多个同心环中的各个相邻两个同心环之间的距离相等。

在一种可选的实施方式中，所述测试结构和所述保护结构形成于介质层中，其中，所述接触贯穿所述介质层。

在一种可选的实施方式中，所述测试结构为晶圆允收测试结构、或者电迁移测试结构、或者应力迁移测试结构。

第二方面，本申请实施例提供一种半导体结构的制造方法，所述方法包括：

在半导体衬底上形成介质层；

在所述介质层内形成测试结构；

在所述测试结构的周围形成保护结构，所述保护结构包括多个接触，所述多个接触呈环形分布以包围所述测试结构；所述接触的深度大于所述测试结构的深度；

其中，所述测试结构和所述保护结构位于切割道内。

在一种可选的实施方式中，所述在所述介质层内形成测试结构，包括：

通过第一工序在所述介质层内形成导电接触；以及，

通过第二工序在所述导电接触的上端形成金属互连层；

其中，所述导电接触和所述金属互连层构成测试结构。