[发明专利]阵列基板及其制备方法、显示面板

说明书

本申请提出了一种阵列基板及其制备方法、显示面板，该阵列基板包括有源层，位于有源层上的源漏极层，源漏极层包括与所述有源层两端电性连接的源极和漏极，其中所述源极与所述有源层之间、所述漏极与所述有源层之间还分别设有一保护层，所述保护层用于降低所述有源层与所述源漏极层之间的接触电阻。本申请通过在有源层上设置保护层，降低了有源层与源漏极层之间的接触电阻，提升了阵列基板中的薄膜晶体管的电学性能，提高了显示面板的响应速度。

技术领域

本申请涉及显示面板领域，特别涉及一种阵列基板及其制备方法、显示面板。

背景技术

随着显示技术的不断提升，新型显示产品对显示技术的要求越来越高，特别大尺寸8K高端显示产品，对显示背板的驱动能力有了更高的要求。对于8K高端显示产品，显示质量的提升要求像素数量显著增加，导致开口率降低，采用四次光刻工艺制备显示面板的线宽及线距较大，不能满足8K高端显示产品小尺寸薄膜晶体管和高穿透率的要求，因此，为了减小线宽及线距，提升穿透率，必须采用五次光刻工艺制备显示面板。

但是五次光刻工艺制程中有源层与金属层不是连续沉积形成，导致有源层与金属层之间的接触电阻增大，降低薄膜晶体管的导电性能。

因此，亟需一种阵列基板及其制备方法、显示面板以解决上述技术问题。

发明内容

本申请提供一种阵列基板及其制备方法、显示面板，以改善现有采用五次光刻工艺制备的阵列基板中有源层和金属层之间接触电阻大的技术问题。

为解决上述问题，本申请提供的技术方案如下：

本申请提供了一种阵列基板，包括：

有源层；

位于所述有源层上的源漏极层，所述源漏极层包括与所述有源层两端电性连接的源极和漏极；

其中，所述源极与所述有源层之间、所述漏极与所述有源层之间还分别设有一保护层，所述保护层用于降低所述有源层与所述源漏极层之间的接触电阻。

在本申请的阵列基板中，所述有源层包括非晶硅层与欧姆接触层，所述欧姆接触层包括分别位于所述有源层两端的第一欧姆接触层和第二欧姆接触层，所述保护层包括所述覆盖所述第一欧姆接触层的第一保护层，以及覆盖所述第二欧姆接触层的第二保护层。

在本申请的阵列基板中，所述欧姆接触层与所述源漏极层之间的功函数差大于所述保护层与所欧姆接触层之间的功函数差。

在本申请的阵列基板中，所述第一保护层与所述第二保护层包括钼。

在本申请的阵列基板中，所述源漏极层包括钼和铜的叠层结构，且与所述第一保护层、所述第二保护层接触的为钼层。

在本申请的阵列基板中，所述保护层的厚度大于或等于50埃，且小于或等于1000埃。

本申请还提出了一种阵列基板的制备方法，步骤包括：

制备一有源层；

在所述有源层上制备一保护层；

对所述有源层与所述保护层进行图案化处理；

在所述保护层上制备一源漏极层，同时刻蚀所述源漏极层、所述保护层及所述有源层，其中，所述源漏极层形成源极与漏极。

在本申请的阵列基板的制备方法中，所述对所述有源层与所述保护层进行图案化处理的步骤包括：

对没有光阻覆盖的所述保护层和所述有源层进行刻蚀；

用剥离液剥离所述保护层上剩下的光阻；

在本申请的阵列基板的制备方法中，所述对没有光阻覆盖的所述保护层和所述有源层进行刻蚀的方法包括干法刻蚀或湿法刻蚀。