[发明专利]使用对准结构和多步骤切单进行电子管芯切单的结构和方法

说明书

本发明题为使用对准结构和多步骤切单进行电子管芯切单的结构和方法。本发明公开一种用于切单半导体晶圆的方法，该方法包括提供具有与第一表面相邻的多个半导体器件的该半导体晶圆，该多个半导体器件由对应于将形成切单线的位置的空间分离。该方法包括提供与第一表面相邻的对准结构，以及在半导体晶圆的第二表面上提供材料，其中对准结构正下方的第二表面上不存在材料。该方法包括使IR信号通过该半导体晶圆从该第二表面传递到不存在该材料的该第一表面以检测该对准结构以及将切单设备对准将形成该切单线的该空间。该方法包括使用该切单设备移除与该切单线对准的材料层中的部分，随后通过该空间从该第一表面到该第二表面等离子体蚀刻半导体晶圆以形成该切单线，从而切单该半导体晶圆。

相关申请的交叉引用

本申请要求2020年3月23日提交的美国临时专利申请号62/993495和2020年5月11日提交的美国临时专利申请号63/022957的优先权，这两个申请据此以全文引用方式并入本文。

技术领域

本公开整体涉及电子器件，并且更具体地讲，涉及半导体器件结构以及形成半导体器件的方法。

背景技术

现有的半导体器件和用于形成半导体器件的方法不充足，例如导致成本过高、可靠性降低、性能相对较低、或尺寸太大。通过将此类方法与本公开进行比较并参考附图，常规和传统方法的进一步限制和缺点对于本领域的技术人员而言将变得明显。

附图说明

图1示出了根据本说明书的半导体衬底的顶视图；

图2示出了根据本说明书的图1的半导体衬底的底视图；

图3示出了根据本说明书的处于透视构型的图1的半导体衬底的顶视图，以进一步示出顶侧和底侧的特征；

图4A、4B和4C示出了根据本说明书的示例对准图案

图5、图6、图7、图8、图9和图10示出了根据本说明书的在制造阶段的图1和图2的半导体衬底的侧视图；

图11示出了根据本说明书的半导体衬底的顶视图；

图12示出了根据本说明书的半导体衬底的顶视图；

图13示出了根据本说明书的在制造步骤的半导体衬底的局部剖视图；

图14、图15、图16、图17、图18、图19、图20和图21示出了根据本说明书的在各个制造步骤的图13的半导体衬底的局部剖视图；并且

图22示出了根据本说明书的在制造步骤的半导体衬底的局部顶视图。

以下讨论提供了半导体器件和制造半导体器件的方法的各种示例。此类示例是非限制性的，并且所附权利要求的范围不应限于所公开的特定示例。在以下讨论中，术语“示例”和“例如”是非限制性的。

为使图示简明和清晰，图中的元件未必按比例绘制，而且不同图中的相同的参考标号指示相同的元件。此外，为使描述简明，省略了熟知步骤和元件的描述和细节。

为了附图的清晰，器件结构的某些区域，诸如掺杂区域或电介质区域，可被示出为具有大致直线的边缘和精确角度的拐角。然而，本领域的技术人员理解，由于掺杂物的扩散和激活或层的形成，此类区域的边缘通常可不为直线并且拐角可不具有精确角度。

尽管在本文中半导体器件被解释为某些N型导电区域和某些P型导电区域，但本领域普通技术人员理解到，导电类型可颠倒，并且也可根据本说明书，考虑到电压的任意必要极性反转、晶体管类型和/或电流方向的反转等。

此外，本文所用的术语仅用于描述特定示例的目的，而并非旨在对本公开进行限制。如本文所用，单数形式旨在还包括复数形式，除非语境中另外明确地指出其他情况。