[发明专利]存储元件及其制造方法

说明书

本发明公开了一种存储元件及其制造方法，该存储元件包括：衬底、叠层结构、多晶硅层、垂直通道结构以及电荷存储结构。叠层结构配置在衬底上。叠层结构包括交替叠层的多个介电层与多个导体层。多晶硅层配置在衬底与叠层结构之间。垂直通道结构贯穿叠层结构与多晶硅层。电荷存储结构至少配置在垂直通道结构与多个导体层之间。

技术领域

本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种存储元件及其制造方法。

背景技术

非易失性存储器(例如闪存)由于具有使存入的数据在断电后也不会消失的优点，因此成为个人计算机和其他电子设备所广泛采用的一种存储器。

目前业界较常使用的三维闪存包括或非门(NOR)闪存以及与非门(NAND)闪存。此外，另一种三维闪存为与门(AND)闪存，其可应用在多维度的闪存阵列中而具有高集成度与高面积利用率，且具有操作速度快的优点。因此，三维闪存的发展已逐渐成为目前的趋势。

发明内容

本发明提供一种存储元件包括：衬底、叠层结构、多晶硅层、垂直通道结构以及电荷存储结构。叠层结构配置在衬底上。叠层结构包括交替叠层的多个介电层与多个导体层。多晶硅层配置在衬底与叠层结构之间。垂直通道结构贯穿叠层结构与多晶硅层。电荷存储结构至少配置在垂直通道结构与多个导体层之间。

在本发明的一实施例中，上述的多晶硅层包括掺杂多晶硅材料，且掺杂多晶硅材料为P型掺杂多晶硅材料。

在本发明的一实施例中，上述的垂直通道结构包括：两个源极/漏极柱，贯穿叠层结构与多晶硅层，并部分延伸至衬底中；绝缘柱，配置在两个源极/漏极柱之间，以分隔两个源极/漏极柱；以及通道层，环绕两个源极/漏极柱。

在本发明的一实施例中，上述的两个源极/漏极柱中的一者包括：第一部分，内埋在衬底中；以及第二部分，配置在第一部分上，其中第一部分的横截面积小于第二部分的横截面积，且第一部分与第二部分具有相同的掺杂多晶硅材料，而掺杂多晶硅材料为N型掺杂多晶硅材料。

在本发明的一实施例中，上述的通道层向下突出于多晶硅层的底面，且通道层的底面与多晶硅层的底面之间的距离小于

在本发明的一实施例中，上述的电荷存储结构环绕叠层结构中的每一个导体层，通道层向上突出于最顶导体层的顶面，且通道层的顶面与环绕最顶导体层的相应的电荷存储结构的顶面之间的距离小于

在本发明的一实施例中，上述的电荷存储结构配置在通道层与叠层结构之间，通道层向上突出于最顶导体层的顶面，且通道层的顶面与最顶导体层的顶面之间的距离小于

在本发明的一实施例中，上述的通道层包括：主体部，配置在两个源极/漏极柱与叠层结构之间，且配置在两个源极/漏极柱与多晶硅层之间；以及延伸部，连接主体部的底面，并部分延伸至两个源极/漏极柱中。

在本发明的一实施例中，上述的存储元件，还包括栅介电层配置在多晶硅层与通道层之间。

在本发明的一实施例中，上述的叠层结构中的多个导体层的材料不同于多晶硅层的材料。

本发明提供一种存储元件的制造方法，包括；在衬底上形成刻蚀停止层；在刻蚀停止层上形成叠层结构，其中叠层结构包括交替叠层的多个介电层与多个导体层；以及形成贯穿叠层结构与刻蚀停止层的垂直通道结构。

在本发明的一实施例中，上述的刻蚀停止层包括掺杂多晶硅材料，且掺杂多晶硅材料为P型掺杂多晶硅材料。

在本发明的一实施例中，在上述的衬底上形成刻蚀停止层之前，方法还包括在衬底中形成两个多晶硅层。

在本发明的一实施例中，上述的垂直通道结构包括：两个源极/漏极柱，贯穿叠层结构与刻蚀停止层，并部分延伸至衬底中；绝缘柱，配置在两个源极/漏极柱之间，以分隔两个源极/漏极柱；以及通道层，环绕两个源极/漏极柱。