[发明专利]半导体器件及其形成方法

说明书

提供了半导体器件和方法。根据本发明的半导体器件包括第一区域中的第一晶体管和第二区域中的第二晶体管。该第一晶体管包括沿着第一方向纵向延伸的第一栅极结构，以及在该第一栅极结构的侧壁上方的第一栅极间隔件、第二栅极间隔件和第三栅极间隔件。该第二晶体管包括沿着第一方向纵向延伸的第二栅极结构，以及在该第二栅极结构的侧壁上方的第一栅极间隔件和第三栅极间隔件。第一栅极间隔件、第二栅极间隔件和第三栅极间隔件的组成不同，并且第三栅极间隔件直接位于第二区域中的第一栅极间隔件上。

技术领域

本申请的实施例提供了半导体器件及其形成方法。

背景技术

半导体集成电路(IC)行业经历了快速增长。在IC的发展过程中，功能密度(即，每一个芯片区域中互连器件的数量)总体上增加，同时几何大小(即，使用制造工艺可生产的最小元件(或导线))减小。按比例缩小工艺通常有益于增加生产效率以及降低相关成本。然而，这种按比例缩小也伴随着包含这些IC的器件的设计和制造的复杂性增加，并且为了实现这些进步，需要在器件制造方面进行类似的发展。

半导体器件的按比例缩小还减小了栅极介电层的厚度，这就要求降低栅极电压以避免器件故障。然而，外部电路的供电电压并没有跟上半导体器件按比例缩小的步伐。尽管栅极介电层的厚度已经减小了数倍，但是电源电压仅从大约5伏减小到大约2.5至3.3伏。这种不均匀的缩放趋势已导致漏极附近的栅极介电层中的电场不断增加。增加的电场继而导致热载流子注入(HCI或热载流子效应(HCE))，这描述了电荷载流子(电子或空穴)由于存在高电场而获得高动能的现象。HCI不可取，因为它会降低器件性能并导致泄漏。HCI与输入/输出(I/O)器件特别相关，因为它们与在电源电压下运行的外部电路接合。HCI问题可能会阻止诸如鳍式场效应晶体管(FinFET)等多栅极器件用作I/O器件。

发明内容

在一些实施例中，一种半导体器件，包括：第一晶体管，所述第一晶体管在第一区域中，所述第一晶体管包括：沿第一方向纵向延伸的第一栅极结构，以及在所述第一栅极结构的侧壁上方的第一栅极间隔层、第二栅极间隔层和第三栅极间隔层；以及第二晶体管，所述第二晶体管在第二区域中，所述第二晶体管包括：沿所述第一方向纵向延伸的第二栅极结构，以及在所述第二栅极结构的侧壁上方的所述第一栅极间隔层和所述第三栅极间隔层，其中，所述第一栅极间隔层、所述第二栅极间隔层和所述第三栅极间隔层的组成不同，其中，所述第三栅极间隔层直接位于所述第二区域中的所述第一栅极间隔层上。

在一些实施例中，一种半导体器件，包括：第一晶体管，所述第一晶体管在第一区域中，所述第一晶体管包括：沿第一方向纵向延伸的第一栅极结构，以及在所述第一栅极结构的侧壁上方的第一栅极间隔层、第二栅极间隔层、第三栅极间隔层和第四栅极间隔层；以及第二晶体管，所述第二晶体管在第二区域中，所述第二晶体管包括：沿所述第一方向纵向延伸的第二栅极结构，以及在所述第二栅极结构的侧壁上方的所述第一栅极间隔层、所述第三栅极间隔层和所述第四栅极间隔层，其中，所述第四栅极间隔层、所述第三栅极间隔层和所述第二栅极间隔层的组成不同，其中，所述第三栅极间隔层直接位于所述第二区域中的所述第一栅极间隔层上。

在一些实施例中，一种方法，包括：在衬底的第一区域上方沉积第一伪栅极堆叠件，并且在衬底的第二区域上方沉积第二伪栅极堆叠件；在所述第一伪栅极堆叠件和所述第二伪栅极堆叠件上方沉积第一间隔材料层；在所述第一间隔材料层上方沉积第二间隔材料层；回蚀刻所述第二间隔材料层；选择性地移除所述第二区域中的所述第二间隔材料层；在选择性地移除之后，在所述第一伪栅极堆叠件和所述第二伪栅极堆叠件上方沉积第三间隔材料层；以及蚀刻所述第一间隔材料层、所述第二间隔材料层和所述第三间隔材料层，以沿着所述第一伪栅极堆叠件的侧壁形成第一栅极间隔件，并沿着所述第二伪栅极堆叠件的侧壁形成第二栅极间隔件，其中，所述第一栅极间隔材料层、所述第二栅极间隔材料层和所述第三栅极间隔材料层的组成不同。

本申请的实施例提供了输入/输出器件。

附图说明