[发明专利]神经形态存储器装置和方法

说明书

公开了设备和方法，包含存储器装置和系统。示例存储器装置、系统和方法包含存储器裸片堆叠、控制器裸片和缓冲器。示例存储器装置、系统和方法包含一或多个神经形态层，其逻辑地耦合在所述存储器裸片堆叠中的一或多个裸片与所述控制器裸片的主机接口之间。

优先权要求

本专利申请要求于2019年12月27日提交的标题为“神经形态存储器装置和方法(NEUROMORPHIC MEMORY DEVICE AND METHOD)”的美国临时专利申请第62/954,186号的优先权，所述美国临时专利申请特此以全文引用的方式并入本文中。

背景技术

存储器装置是为主机系统(例如计算机或其它电子装置)提供数据的电子存储的半导体电路。存储器装置可以是易失性或非易失性的。易失性存储器需要功率来维持数据，并且包含例如随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等装置。非易失性存储器可在未供电时保留所存储的数据，并且包含例如快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器等装置，所述电阻可变存储器例如为相变随机存取存储器(PCRAM)、电阻随机存取存储器(RRAM)或磁阻随机存取存储器(MRAM)等。

主机系统通常包含主机处理器、支持主机处理器的第一数量的主存储器(例如，通常为易失性存储器，例如DRAM)，以及一或多个存储系统(例如，通常为非易失性存储器，例如快闪存储器)，所述一或多个存储系统作为主存储器的补充或与主存储器分开而提供用以保留数据的额外存储装置。

例如固态驱动器(SSD)等存储系统可包含存储器控制器和一或多个存储器装置，包含数个裸片或逻辑单元(LUN)。在某些实例中，每个裸片可包含数个存储器阵列和其上的外围电路系统，例如裸片逻辑或裸片处理器。存储器控制器可包含接口电路系统，其经配置以通过通信接口(例如，双向并行或串行通信接口)与主机装置(例如，主机处理器或接口电路系统)通信。存储器控制器可以从主机系统接收与存储器操作或指令相关联的命令或操作，例如在存储器装置与主机装置之间传送数据(例如，用户数据和相关联的完整性数据，例如错误数据或地址数据等)的读取或写入操作，从存储器装置擦除数据的擦除操作，执行驱动器管理操作(例如，数据迁移、垃圾数据收集、块注销)等。

希望提供改进的主存储器，例如DRAM存储器。所需的改进的主存储器的特征包含但不限于较高容量、较高速度和降低的成本。

附图说明

在不一定按比例绘制的附图中，相似编号可以在不同视图中描述类似组件。具有不同字母后缀的相似编号可表示类似组件的不同例子。附图借助于实例但非限制性地大体上示出了本文档中论述的各种实施例。

图1A示出了根据一些示例实施例的包含存储器装置的系统。

图1B示出了根据一些示例实施例的包含存储器装置的另一系统。

图2示出了根据一些示例实施例的示例存储器系统。

图3A示出了根据一些示例实施例的呈框图形式的存储器系统。

图3B示出了根据一些示例实施例的呈框图形式的另一存储器系统。

图3C示出了根据一些示例实施例的呈框图形式的缓冲器裸片。

图4示出了根据一些示例实施例的另一存储器装置。

图5A示出了根据一些示例实施例的另一存储器装置。

图5B示出了根据一些示例实施例的另一存储器装置。

图5C示出了根据一些示例实施例的另一存储器装置。

图5D示出了根据一些示例实施例的另一存储器装置。